गीगाबाइट बायोस में रैम सेट करना। रैम ऑपरेटिंग मोड और इंस्टॉलेशन नियम

कंप्यूटर के प्रदर्शन के लिए रैम केंद्रीय प्रोसेसर और वीडियो कार्ड से कम महत्वपूर्ण नहीं है। और अगर हमने पहले ही पता लगा लिया है कि प्रोसेसर को कैसे ओवरक्लॉक किया जाए, तो हम इस सवाल पर ध्यान क्यों नहीं देते कि कंप्यूटर पर रैम को कैसे ओवरक्लॉक किया जाए? मुझे लगता है कि यह प्रश्न भी कम प्रासंगिक नहीं है. हालाँकि, नमस्ते!

बेशक, आपको BIOS के साथ काम करने के थोड़े से ज्ञान की आवश्यकता होगी, लेकिन इसमें कुछ भी भयानक नहीं है, खासकर यदि आप पहले ही कोशिश कर चुके हैं। लेकिन आप BIOS में जाए बिना भी इसका उपयोग कर सकते हैं निःशुल्क कार्यक्रमएमएसआई आफ्टरबर्नर, लेकिन आज हम इसके बारे में बात नहीं कर रहे हैं।

ख़ैर, मुझे लगता है कि अब काम पर लग जाने का समय आ गया है। अपनी आस्तीनें ऊपर उठाएं और अपने कीबोर्ड को करीब ले जाएं।

इससे पहले कि आप अपनी रैम को ओवरक्लॉक करें

सिद्धांत रूप में, प्रयोग और ओवरक्लॉकिंग के दौरान आप अपनी रैम के साथ चाहे कुछ भी करें, आप इसे किसी भी तरह से नुकसान नहीं पहुंचा सकते। यदि सेटिंग्स महत्वपूर्ण हैं, तो कंप्यूटर चालू नहीं होगा या स्वचालित रूप से सेटिंग्स को इष्टतम पर रीसेट कर देगा।

हालाँकि, हमें यह नहीं भूलना चाहिए कि उत्पादकता में कोई वृद्धि हुई है रैंडम एक्सेस मेमोरीउसका जीवनकाल कम कर देता है. हां, जीवन में भी ऐसा ही है, बॉडीबिल्डर लंबे समय तक जीवित नहीं रहते।

यह समझना भी बहुत महत्वपूर्ण है कि कंप्यूटर की रैम को ओवरक्लॉक करने का मतलब केवल उसकी क्लॉक स्पीड बढ़ाना नहीं है! आपको घड़ी की गति, वोल्टेज और विलंबता समय जैसे मापदंडों को बदलने और ठीक करने के लिए बहुत सारे प्रयोग करने होंगे। यदि आप फ़्रीक्वेंसी बढ़ाते हैं, तो समय भी बढ़ाना होगा, लेकिन रैम, जैसा कि आप जानते हैं, विलंबता समय जितना कम होगा उतनी तेज़ी से काम करता है। यह दोधारी तलवार है.

इसीलिए, रैम को ओवरक्लॉक करते समय पहली बार इष्टतम सेटिंग्स का चयन करना संभव नहीं होगा। हालाँकि, यदि आपके पास किसी प्रसिद्ध ब्रांड की रैम है, तो सबसे अधिक संभावना है कि किसी ने पहले ही रैम के इस मॉडल को ओवरक्लॉक करने का प्रयास किया है और, काफी संभावना है, पोस्ट किया है उपयोगी जानकारीइंटरनेट पर कहीं विशेष मंचों पर। आपको बस थोड़ा सा खोजने की जरूरत है।

कृपया यह भी ध्यान रखें कि भले ही आपको किसी मंच पर अपनी रैम को ओवरक्लॉक करने के लिए इष्टतम पैरामीटर मिल गए हों, इसका मतलब यह नहीं है कि आपके मामले में ये पैरामीटर भी इष्टतम होंगे और अधिकतम प्रदर्शन करेंगे। बहुत कुछ कनेक्शन पर निर्भर करता है सीपीयू-मदर-रैम. इसलिए, यदि आप तुरंत रैम को ओवरक्लॉक करने के लिए इष्टतम पैरामीटर चाहते हैं, तो आपके कंप्यूटर के बारे में कुछ जानकारी उपलब्ध होना आपके लिए उपयोगी होगा। प्रश्नों का उत्तर देने का प्रयास करें:

1. मेरे पास किस प्रकार की RAM है?? निर्माता और मॉडल. और यदि मेमोरी बजट वर्ग से है, तो आपको केवल आवृत्ति, विलंबता समय जानने की आवश्यकता है।
2. मेरे पास कौन सा प्रोसेसर है?? दूसरे और तीसरे स्तर के कैश का मॉडल, आवृत्ति, आकार।
3. मेरे पास कौन सा मदरबोर्ड है?? और उस पर?

इन सवालों के जवाब देने के बाद, बेझिझक मंचों पर जाएं और अपने जैसे कनेक्शन की तलाश करें। लेकिन फिर भी, प्रयोग करना और यह पता लगाना सबसे अच्छा है कि आपके सिस्टम के लिए कौन सी सेटिंग्स और पैरामीटर इष्टतम होंगे।

BIOS के माध्यम से ओवरक्लॉकिंग रैम (DDR3, DDR4 RAM)।

सिद्धांत रूप में, इसमें कोई बुनियादी अंतर नहीं है कि आप DDR3 या DDR4 RAM को ओवरक्लॉक करना चाहते हैं। BIOS में सेटिंग्स खोजना और उसके बाद का परीक्षण लगभग एक जैसा ही दिखेगा। और ओवरक्लॉकिंग क्षमता रैम के निर्माता और गुणवत्ता के साथ-साथ मदरबोर्ड और प्रोसेसर पर भी अधिक निर्भर करेगी।

मैं यह भी नोट करना चाहता हूं कि अधिकांश लैपटॉप पर BIOS रैम सेटिंग्स को बदलने की क्षमता प्रदान नहीं करता है। लेकिन यह सब "ओवरक्लॉकिंग" अनिवार्य रूप से मापदंडों को समायोजित करने पर आधारित है।

BIOS पुरस्कार में ओवरक्लॉकिंग रैम

इससे पहले कि आप BIOS में RAM को ओवरक्लॉक करना शुरू करें पुरस्कार, आपको एक कुंजी संयोजन दबाना होगा Ctrl+एफ1उन्नत सेटिंग्स मेनू प्रदर्शित करने के लिए। इस "ट्रिक" के बिना आपको कहीं भी रैम पैरामीटर नहीं मिलेंगे जिनकी हमें इतनी सख्त जरूरत है।

अब मेनू में आइटम देखें एम.बी.बुद्धिमानट्विकर (एम।मैं।टी।). यहां वे रैम सेटिंग्स हैं जिनकी हमें आवश्यकता है, अर्थात् प्रणालीयादगुणक. इस गुणक की आवृत्ति को बदलकर आप बढ़ा या घटा सकते हैं घड़ी की आवृत्तिआपकी रैम.

कृपया यह भी ध्यान दें कि यदि आप रैम को ओवरक्लॉक करना चाहते हैं जो पुराने प्रोसेसर के साथ मिलकर काम करता है, तो आपके पास रैम और प्रोसेसर के लिए एक सामान्य गुणक होने की संभावना है। इस प्रकार, रैम को ओवरक्लॉक करके, आप प्रोसेसर को भी ओवरक्लॉक कर देंगे। दुर्भाग्य से, पुराने प्लेटफ़ॉर्म की इस सुविधा से बचने का कोई रास्ता नहीं है।

आप तुरंत रैम में वोल्टेज की आपूर्ति बढ़ा सकते हैं। हालाँकि, यह परिणामों से भरा है, इसलिए तनाव केवल तभी छूना चाहिए जब आप समझते हैं कि आप क्या कर रहे हैं और क्यों कर रहे हैं। अन्यथा, सब कुछ वैसे ही छोड़ देना बेहतर है। और यदि आप फिर भी निर्णय लेते हैं तो वोल्टेज को 0.15V से अधिक न समझें।

आपके द्वारा आवृत्ति (फिलहाल आपको ऐसा ही लगता है) और वोल्टेज (यदि आप निर्णय लेते हैं) पर निर्णय लेने के बाद, मुख्य मेनू पर जाएँ और मेनू आइटम देखें विकसितचिपसेटविशेषताएँ. यहां आप देरी का समय चुन सकते हैं। ऐसा करने के लिए, आपको सबसे पहले पैरामीटर का मान बदलना होगा घूंटसमयचयनसे ऑटोपर नियमावली, यानी मैन्युअल समायोजन के लिए।

UEFI BIOS में RAM को ओवरक्लॉक करना

बायोस यूईएफआईयह सभी में से सबसे नया BIOS है, और इसलिए यह लगभग एक ऑपरेटिंग सिस्टम जैसा दिखता है। इसी कारण से, इसका उपयोग करना अधिक सुविधाजनक है। यह ग्राफिक्स से रहित नहीं है, जैसा कि इसके पूर्वज समर्थन करते थे विभिन्न भाषाएं, रूसी सहित।

संक्षिप्त नाम के अंतर्गत सीधे पहले टैब में जाएँ एम।मैं।टी।और वहाँ जाओ " उन्नत आवृत्ति सेटिंग्स" रूसी इंटरफ़ेस के लिए धन्यवाद, आप निश्चित रूप से यहां भ्रमित नहीं होंगे। सब कुछ पहले विकल्प के समान है - समायोजित करें मेमोरी गुणक.

फिर जाएं " उन्नत मेमोरी सेटिंग्स" यहां हम वोल्टेज और टाइमिंग का प्रबंधन करते हैं। मुझे लगता है इससे सब कुछ स्पष्ट है.

मुझे अब बायोस पर बने रहने का कोई मतलब नहीं दिखता। यदि आपके पास कोई अन्य BIOS है, तो आवश्यक वस्तु ढूंढने के लिए या तो वैज्ञानिक अनुसंधान का उपयोग करें, या अपने BIOS के लिए मैनुअल पढ़ें।

RAM की सही ओवरक्लॉकिंग (सूत्र)

हाँ, अवश्य, लेने के लिए सर्वोत्तम पैरामीटरऔर रैम और संपूर्ण सिस्टम के प्रदर्शन में सुधार करने के लिए, आपको हर बार प्रदर्शन और स्थिरता के लिए सिस्टम का प्रयोग और परीक्षण करना होगा।

लेकिन मैं आपको एक रहस्य बताऊंगा, आप न केवल प्रयोगात्मक रूप से, बल्कि गणितीय रूप से भी सर्वोत्तम प्रदर्शन का पता लगा सकते हैं। हालाँकि, कोई भी स्थिरता परीक्षण रद्द नहीं करता है।

तो, RAM दक्षता अनुपात कैसे प्राप्त करें? बहुत सरल। आपको मेमोरी की ऑपरेटिंग आवृत्ति को पहली टाइमिंग से विभाजित करने की आवश्यकता है। उदाहरण के लिए, आपके पास 15-15-15-29 समय के साथ DDR4 2133 मेगाहर्ट्ज है। 2133 को 15 से विभाजित करें और एक निश्चित संख्या 142.2 प्राप्त करें। यह संख्या जितनी अधिक होगी, सैद्धांतिक रूप से RAM की दक्षता उतनी ही अधिक होगी।

जैसा कि आप जानते हैं, जब वोल्टेज बढ़ाए बिना, आवृत्ति बढ़ाए बिना रैम को ओवरक्लॉक किया जाता है, तो आपको समय को 1 या 2 घड़ी चक्र तक बढ़ाना होगा। हमारे फॉर्मूले के आधार पर आप समझ सकते हैं कि फ्रीक्वेंसी बढ़ाना उचित है या नहीं। यहां समान रैम स्ट्रिप स्थापित करने का एक उदाहरण दिया गया है:

DDR4-2133 CL12-14-14 @1.2V
2133 / 12 = 177.75

DDR4-2400 CL14-16-16 @1.2V
2400 / 14 = 171.428

DDR4-2666 [email protected]
2666 / 15 = 177.7(3)

तो यह पता चला है कि यदि 2400 मेगाहर्ट्ज की आवृत्ति के लिए मानक समय की तुलना में समय को 2 घड़ी चक्र बढ़ाने की आवश्यकता है, तो यह हमारे लिए बिल्कुल फायदेमंद नहीं है। लेकिन 2133 और 2666 मेगाहर्ट्ज की आवृत्ति के साथ, आप यह चुनने के लिए सिस्टम प्रदर्शन और स्थिरता का परीक्षण कर सकते हैं कि कौन सा हमारे लिए इष्टतम है।

रैम को ओवरक्लॉक करने के बाद सिस्टम के प्रदर्शन और स्थिरता का परीक्षण करना

BIOS में प्रत्येक RAM समायोजन के बाद (अर्थात, ओवरक्लॉकिंग के बाद), BIOS सेटिंग्स सहेजें और सिस्टम प्रारंभ करें। यदि सिस्टम प्रारंभ होता है, तो यह पहले से ही अच्छा है; यदि नहीं, तो कंप्यूटर फ़ैक्टरी सेटिंग्स के साथ रीबूट हो जाएगा। और यदि कंप्यूटर बिल्कुल भी चालू नहीं होता है, तो मदरबोर्ड पर क्लियर सीएमओएस कॉन्टैक्ट (JBAT1) को किसी भी धातु की वस्तु या जम्पर से बंद करके सेटिंग्स को मैन्युअल रूप से रीसेट किया जा सकता है।

इसके बाद आपको जरूरत पड़ेगी स्थिरता के लिए सिस्टम की जाँच करेंविशेष परीक्षणों में से एक चलाकर (उदाहरण के लिए, AIDA64 या एवरेस्ट में) या एक गेम लॉन्च करके जो सिस्टम पर भारी लोड डाल सकता है। यदि कंप्यूटर बंद नहीं होता है, पुनरारंभ नहीं होता है, कोई त्रुटि प्रदर्शित नहीं करता है, फ़्रीज़ नहीं होता है, या प्रकट नहीं होता है नीले परदेमृत्यु, तो ये रैम ओवरक्लॉकिंग सेटिंग्स आपके लिए सही हैं।

सेटिंग्स के उन संयोजनों को हटा दें जो कंप्यूटर को अस्थिर बनाते हैं। और जो प्रदर्शन के लिए स्थिर रूप से काम करते हैं उनकी जांच करें और तुलना करें।

आप कई बेंचमार्क (AIDA64 या एवरेस्ट में निर्मित बेंचमार्क सहित) का उपयोग कर सकते हैं और किन सेटिंग्स के साथ जांच कर सकते हैं कि आपका सिस्टम कितने अंक स्कोर करेगा। या आप अच्छे पुराने संग्रहकर्ता का उपयोग कर सकते हैं। परीक्षण के लिए एक फ़ोल्डर बनाएं, उसमें सभी प्रकार के जंक (मध्यम और छोटी फ़ाइलें) डालें और इसे एक संग्रहकर्ता के साथ संग्रहित करें। साथ ही यह भी ध्यान दें कि इसमें कितना समय लगेगा। बेशक, विजेता वह सेटिंग है जिसमें संग्रहकर्ता परीक्षण फ़ोल्डर को जितनी जल्दी हो सके संसाधित कर सकता है।

एवरेस्ट बेंचमार्क में मेरी रैम का परीक्षण

विस्तृत वीडियो निर्देश

सारांश:

हम इस लेख का सारांश कैसे दे सकते हैं? पहली बात जो मैं आपको बताना चाहता हूं वह है RAM को ओवरक्लॉक करना इतना आसान नहीं है. और, यदि आपने इस विषय पर 20 लेख भी पढ़े हैं, तो भी इसका मतलब यह नहीं है कि आप रैम को ओवरक्लॉक करना जानते हैं.

दूसरा, रैम को ओवरक्लॉक करने से आपके सिस्टम के प्रदर्शन में उतना सुधार नहीं होगा जब तक कि आपके पास न हो एएमडी प्रोसेसररयज़ेन। एएमडी के प्रोसेसर की इस श्रृंखला के मामले में, रैम की गति प्रोसेसर के प्रदर्शन को बहुत प्रभावित करती है। यह मौलिक रूप से नए प्रोसेसर आर्किटेक्चर के कारण है, जिसमें प्रोसेसर कैश मेमोरी कमजोर कड़ी साबित हुई।

कंप्यूटर में RAM सबसे महंगी चीज़ नहीं है। तो इसके बारे में सोचें, शायद आपके लिए यह बेहतर होगा कि आप ओवरक्लॉक न करें, लेकिन बस?

किसी भी स्थिति में, आपके प्रयोगों के लिए शुभकामनाएँ और अपने परिणाम साझा करें, हमें भी इसमें रुचि है!

क्या आपने अंत तक पढ़ा?

क्या यह लेख सहायक था?

ज़रूरी नहीं

आपको वास्तव में क्या पसंद नहीं आया? क्या लेख अधूरा या झूठा था?
टिप्पणियों में लिखें और हम सुधार करने का वादा करते हैं!

कंप्यूटर के सुचारू कामकाज के मामले में शायद सबसे महत्वपूर्ण बिंदु BIOS सेटअप से विभिन्न सबसिस्टम के पैरामीटर सेट करना है, जिसे अनदेखा करना असंभव है। बेसिक इनपुट/आउटपुट सिस्टम (BIOS बेसिक इनपुट आउटपुट सिस्टम) पीसी के हार्डवेयर (घटकों) और सॉफ्टवेयर (ऑपरेटिंग सिस्टम) भागों के बीच एक प्रकार की "परत" है। इसमें स्थापित घटकों और के संबंध में जानकारी शामिल है सामान्य सेटिंग्ससंपूर्ण प्रणाली. हालाँकि, अधिकांश इंस्टॉलेशन की अपनी विशिष्टताएँ होती हैं, जो उनके द्वारा नियंत्रित उपप्रणालियों के कामकाज की कुछ विशेषताओं और सूक्ष्मताओं को निर्धारित करती हैं। प्रदर्शन के संदर्भ में उच्चतम संभव मानों के लिए उपयुक्त सेटिंग्स सेट करके सिस्टम को अधिकतम दक्षता के लिए कॉन्फ़िगर किया जा सकता है, लेकिन इसकी कोई गारंटी नहीं है कि कंप्यूटर विश्वसनीय रूप से या बिना किसी रुकावट के काम करेगा। दूसरी ओर, प्रदर्शन को बेहतर बनाते हुए, सिस्टम को अधिकतम दोष सहनशीलता के लिए कॉन्फ़िगर किया जा सकता है। इनमें से प्रत्येक चरम सीमा के अपने फायदे और नुकसान हैं, इसलिए वे आमतौर पर संबंधित BIOS सेटअप सेटिंग्स के मूल्यों को अलग-अलग करके "सुनहरा मतलब" प्राप्त करने का प्रयास करते हैं। इस तरह, आप इष्टतम संतुलित पैरामीटर प्राप्त कर सकते हैं और स्थिर पीसी संचालन सुनिश्चित करते हुए सर्वोत्तम संभव प्रदर्शन प्राप्त कर सकते हैं।

इस मुद्दे में मुख्य बिंदु सिस्टम रैम (रैंडम एक्सेस मेमोरी) को कॉन्फ़िगर करने के लिए इच्छित पैरामीटर की सेटिंग्स हैं: सभी प्रकार की देरी, विशिष्ट ऑपरेटिंग मोड, सामान्य ऑपरेटिंग पैटर्न इत्यादि। इस समस्या से संबंधित हर चीज़ BIOS सेटअप में "उन्नत चिपसेट सेटअप" (या "चिपसेट फीचर्स सेटअप") अनुभाग में पाई जा सकती है।

ऑटो कॉन्फ़िगरेशन

यह सेटिंग आइटम शायद सबसे महत्वपूर्ण है, लेकिन यह हर सिस्टम में नहीं पाया जाता है; अधिक सटीक रूप से, 486-संगत प्रोसेसर के लिए सभी मदरबोर्ड पर और अधिकांश पेंटियम-संगत मदरबोर्ड पर। यह मेमोरी सबसिस्टम जैसे एफपीएम डीआरएएम और ईडीओ डीआरएएम की सेटिंग्स में बदलाव की संभावना निर्धारित करता है, जो डेटा तक पहुंच चक्र की अवधि (समय की न्यूनतम अवधि जिसके दौरान मनमाने पते पर चक्रीय पहुंच करना संभव है) का संकेत देता है: 60ns (60ns के एक्सेस समय के साथ मेमोरी चिप्स के लिए अनुकूलित), 70ns (70ns के एक्सेस चक्र के साथ मेमोरी चिप्स के लिए अनुकूलित) और अक्षम करें (इस मामले में, मेमोरी सबसिस्टम के मौजूदा मापदंडों के "मैन्युअल" कॉन्फ़िगरेशन की अनुमति दें)। एसिंक्रोनस डेटा ट्रांसफर के साथ, यह गारंटी दी जाती है कि एक निश्चित ऑपरेशन एक निश्चित अवधि में पूरी तरह से पूरा हो जाएगा, क्योंकि इस मामले में मेमोरी की कार्यप्रणाली सिस्टम बस आवृत्ति से बंधी नहीं है। इसलिए, यदि डेटा सिस्टम क्लॉक सिग्नल के किनारे के तुरंत बाद दिखाई देता है, तो इसे क्लॉक पल्स के अगले किनारे के आने पर ही पढ़ा जाएगा। इस आइटम के 60/70 एनएस मान सिस्टम को इंगित करते हैं कि इसे मदरबोर्ड निर्माता द्वारा पहले से दर्ज किए गए प्रीसेट का उपयोग करना चाहिए, जो सेट एक्सेस चक्र अवधि के आधार पर स्थिर मेमोरी ऑपरेशन सुनिश्चित करता है। यह स्पष्ट है कि इस मामले में अधिकतम संभव प्रदर्शन का कुछ हिस्सा संभवतः खो गया है। इसलिए, लचीले कॉन्फ़िगरेशन की अनुमति देने के लिए, इस पैरामीटर को अक्षम पर सेट किया जाना चाहिए, जिससे अन्य मेमोरी सबसिस्टम कॉन्फ़िगरेशन सेटिंग्स तक पहुंच की अनुमति मिल सके।

DRAM पढ़ने का समय

मेमोरी ऐरे से डेटा पढ़ने की गति को दर्शाने वाला एक पैरामीटर। सरणी अपने आप में एक प्रकार का समन्वय ग्रिड है, जहां एक क्षैतिज स्थिति (पंक्ति पता) और ऊर्ध्वाधर स्थिति (स्तंभ पता) होती है। इसे सीधे शब्दों में कहें तो, प्रत्येक विशिष्ट पंक्ति और स्तंभ पते के चौराहे पर सरणी का एक एकल "बिल्डिंग तत्व" होता है - एक मेमोरी सेल, जो एक स्विच (ट्रांजिस्टर) और एक भंडारण तत्व (कैपेसिटर) का प्रतिनिधित्व करता है। सेल की तार्किक स्थिति (संधारित्र में भौतिक रूप से चार्ज) काफी सरल लगती है: चार्ज "1" है, कोई चार्ज "0" नहीं है।

सबसे सरल मामले में, एक मेमोरी सेल से सामग्री को पढ़ने के लिए पांच घड़ी चक्र की आवश्यकता होती है। सबसे पहले, पंक्ति का पता (मेमोरी सेल के पूर्ण पते का पहला भाग) बस पर रखा जाता है। फिर RAS# (रो एड्रेस स्रोब) स्ट्रोब लगाया जाता है, जो एक प्रकार का नियंत्रण सिग्नल (रो एड्रेस लैच) है, जो विशेष रूप से निर्दिष्ट स्थान पर लिखने के लिए प्राप्त पंक्ति पते की पुष्टि करता है - मेमोरी चिप का एक रजिस्टर। इसके बाद, कॉलम पता प्रसारित किया जाता है (मेमोरी सेल के पूर्ण पते का दूसरा भाग), इसके बाद प्राप्त पते (कॉलम एड्रेस लैच) CAS# (कॉलम एड्रेस स्ट्रोब) के लिए एक पुष्टिकरण संकेत दिया जाता है। और अंत में, मेमोरी सेल से एक रीड ऑपरेशन होता है, जो राइट इनेबल सिग्नल WE# (राइट इनेबल) द्वारा नियंत्रित होता है। हालाँकि, यदि पड़ोसी कोशिकाओं को पढ़ा जाता है, तो हर बार पंक्ति या स्तंभ पते को प्रसारित करने की कोई आवश्यकता नहीं होती है, और प्रोसेसर "मानता है" कि आवश्यक डेटा पास में स्थित है। इसलिए, प्रत्येक आगामी सेल को पढ़ने के लिए सिस्टम बस के तीन चक्रों की आवश्यकता होगी। यह वह जगह है जहां एक विशिष्ट मौलिक प्रकार की रैम की कुछ ऑपरेटिंग योजनाओं (समय, इस अवधारणा के व्यापक अर्थ में, आमतौर पर एक समय पैरामीटर का अर्थ है) का अस्तित्व उत्पन्न होता है: xyyy-yyyy-..., जहां x बस की संख्या है पहले बिट को पढ़ने के लिए चक्र आवश्यक है, और y बाद के सभी बिट्स के लिए है।

इस प्रकार, प्रोसेसर के मेमोरी एक्सेस चक्र में दो चरण होते हैं: अनुरोध (अनुरोध) और प्रतिक्रिया (प्रतिक्रिया)। अनुरोध चरण में तीन क्रियाएं शामिल हैं: पता सबमिशन, रीड रिक्वेस्ट सबमिशन, और पुष्टिकरण (वैकल्पिक)। प्रतिक्रिया चरण में अनुरोधित डेटा जारी करना और रसीद स्वीकार करना शामिल है। चार सन्निहित (पड़ोसी) कोशिकाओं को पढ़ना काफी आम है, इसलिए कई प्रकार की मेमोरी को विशेष रूप से अनुकूलित किया जाता है यह विधाकार्य, और प्रदर्शन तुलनाएं आमतौर पर केवल पहले चार कोशिकाओं को पढ़ने के लिए आवश्यक चक्रों की संख्या दिखाती हैं। इस मामले में, हम पैकेट ट्रांसफर के बारे में बात कर रहे हैं, जिसमें एक प्रारंभिक पता सबमिट करना और स्थापित क्रम में कोशिकाओं द्वारा आगे का नमूना शामिल करना शामिल है; इस तरह के ट्रांसफर से पूर्व निर्धारित अनुक्रमिक पते के साथ मेमोरी क्षेत्रों तक पहुंच की गति में सुधार होता है। यह स्पष्ट है कि यदि गैर-अनुक्रमिक पते से डेटा पढ़ना आवश्यक है, तो पैकेट ट्रांसमिशन "श्रृंखला" में एक ब्रेक होता है और अगले यादृच्छिक पहुंच (पते) के पहले बिट को वर्णित मानक पांच-चक्र पहुंच के साथ माना जाता है। ऊपर। आमतौर पर, प्रोसेसर चार डेटा ट्रांसफर से पहले एड्रेस पैकेट तैयार करता है, क्योंकि सिस्टम से स्वचालित रूप से निर्दिष्ट सेल और उसके बाद के तीन सेल से डेटा वापस करने की उम्मीद की जाती है। इस योजना का लाभ स्पष्ट है: डेटा के चार टुकड़ों को स्थानांतरित करने के लिए केवल एक अनुरोध चरण की आवश्यकता होती है।

उदाहरण के लिए, एफपीएम डीआरएएम प्रकार की मेमोरी के लिए, 5333-3333-... सर्किट का उपयोग किया जाता है, पहले प्रकार की डायनामिक रैम के विपरीत, जहां सबसे सरल 5555-5555-... का उपयोग किया जाता था। ईडीओ डीआरएएम मेमोरी के लिए, इसके बाद किसी डेटा ब्लॉक को पहली बार पढ़ने पर, उस श्रृंखला के डेटा की उपलब्धता का समय बढ़ जाता है, जिसे वर्तमान में एक्सेस किया जा रहा है, जबकि डेटा पैकेट प्राप्त करने का समय कम हो जाता है, क्योंकि एक्सेस स्कीम पहले से ही 5222-2222- है... सिंक्रोनस DRAM प्रकार SDRAM, एसिंक्रोनस (FPM और EDO) के विपरीत, प्रोसेसर को एक पुष्टिकरण सिग्नल संचारित करने से "मुक्त" है और समय में कड़ाई से परिभाषित बिंदुओं पर डेटा जारी/प्राप्त करता है (केवल) सिस्टम बस सिंक्रनाइज़ेशन सिग्नल के साथ), जो व्यक्तिगत घटकों के बीच असंगतता को समाप्त करता है, नियंत्रण प्रणाली को सरल बनाता है और "छोटी" ऑपरेटिंग योजना पर स्विच करना संभव बनाता है: 5111-1111-... पैकेट DRAM विस्तारित डेटा एक्सेस पर आधारित है योजना (BEDO DRAM) के नवीनतम संस्करण में एक समान समय आरेख अतुल्यकालिक प्रकार की गतिशील मेमोरी है।

इसलिए, प्रश्न में कॉन्फ़िगरेशन मेनू आइटम में, आप मेमोरी एक्सेस चक्रों के लिए स्वीकार्य मानों के विकल्प पा सकते हैं: x333 या x444 FPM DRAM के लिए इष्टतम है, EDO DRAM के लिए x222 या x333, और BEDO DRAM (और SDRAM) के लिए x111 या x222 है ). इन मापदंडों को अलग-अलग करके और किसी विशेष मेमोरी प्रकार के लिए एक छोटे आरेख का उपयोग करने का प्रयास करके, आप कुछ प्रदर्शन सुधार प्राप्त कर सकते हैं।

DRAM लिखने का समय

पिछले पैरामीटर के सिद्धांत के समान एक पैरामीटर, इस अंतर के साथ कि लिखने के संचालन का प्रदर्शन कॉन्फ़िगर किया गया है। मौलिक मेमोरी प्रकार FPM DRAM और EDO DRAM के लिए, विचाराधीन पैरामीटर का मान समान है, क्योंकि EDO सिद्धांत से लाभ केवल रीड ऑपरेशंस पर ही प्राप्त किया जा सकता है। तदनुसार, उपयोग की गई मेमोरी आर्किटेक्चर की विशेषताओं को ध्यान में रखते हुए, सेट मान "DRAM रीड टाइमिंग" के समान हैं।

तेज़ आरएएस-टू-सीएएस विलंब

RAS# और CAS# स्ट्रोब के बीच क्लॉक सिग्नल चक्र में देरी को दर्शाने वाली एक सेटिंग (जैसा कि पहले ही उल्लेख किया गया है, RAS# और CAS# सिग्नल का उपयोग करके, ऑन-चिप फ्लिप-फ्लॉप पूर्ण पते के कुछ हिस्सों - पंक्ति और कॉलम को ठीक करते हैं), के दौरान DRAM ड्राइव से कौन सा डेटा आउटपुट एम्पलीफायरों (SenseAmp, जो एक अस्थायी बफर और लेवल एम्पलीफायर की भूमिका निभाता है, क्योंकि चिप छोड़ने वाला सिग्नल काफी कमजोर है) में स्थानांतरित किया जाता है, और आमतौर पर 2ns होता है। यह देरी जानबूझकर की गई है और यह सुनिश्चित करने के लिए आवश्यक है कि सेल के पंक्ति पते (आरएएस # सिग्नल) और कॉलम पते (सीएएस # सिग्नल) को स्पष्ट रूप से निर्धारित करने के लिए पर्याप्त समय है। दूसरे शब्दों में, यह पैरामीटर मेमोरी कंट्रोलर द्वारा बस को RAS# और CAS# सिग्नल भेजने के बीच के अंतराल को दर्शाता है। यह स्पष्ट है कि यह मान जितना कम होगा, उतना बेहतर होगा, लेकिन यह मत भूलो कि इसके पीछे सेट विलंब को लागू करने के लिए मेमोरी चिप्स की स्वयं की क्षमता निहित है, इसलिए यहां विकल्प अस्पष्ट है।

DRAM RAS प्रीचार्ज समय

एक पैरामीटर जो RAS# सिग्नल के पुनः जारी होने (चार्ज संचय अवधि, रिचार्जिंग) का समय निर्धारित करता है, अर्थात। कितने समय के बाद मेमोरी कंट्रोलर फिर से लाइन एड्रेस इनिशियलाइज़ेशन सिग्नल जारी करने में सक्षम होगा। यह मेमोरी कोशिकाओं की सामग्री को अद्यतन करने के चरणों को पूरा करने की आवश्यकता के कारण है। यह सेटिंग 3 या 4 (बस चक्रों में) का मान ले सकती है, और समय के संदर्भ में पिछले वाले के समान है - जितना छोटा उतना बेहतर। कभी-कभी पुनर्जनन चक्रों के लिए एक विशिष्ट योजना निर्धारित करना या मेमोरी लाइन की सामग्री को अपडेट करने के लिए सीधे समय निर्दिष्ट करना संभव होता है, जिसे माइक्रोसेकंड (एमएस) में व्यक्त किया जाता है।

जानकारी की अखंडता बनाए रखने के लिए, कैपेसिटर के चार्ज को पंक्ति की संपूर्ण सामग्री को पढ़कर और इसे फिर से लिखकर समय-समय पर अद्यतन (पुनर्जीवित) किया जाना चाहिए। गतिशील "प्रकृति" वाले मेमोरी उपकरणों में एक गंभीर खामी है - त्रुटि निर्माण की एक उच्च संभावना, जब एक निश्चित सेल पर लिखा गया डेटा पढ़ने पर अलग हो सकता है, जो मेमोरी सेल में चार्ज पुनर्जनन चक्र से जुड़ा होता है। इस कमी को नियंत्रित करने और ठीक करने के लिए, डेटा अखंडता की जाँच करने के दो तरीके हैं: समता बिट जाँच और त्रुटि सुधार कोड। जैसा कि पहले ही उल्लेख किया गया है, एक प्राथमिक गतिशील मेमोरी सेल में एक कैपेसिटर और एक टर्न-ऑफ ट्रांजिस्टर होता है, जो स्थिर की तुलना में तत्वों का उच्च घनत्व (प्रति यूनिट क्षेत्र में अधिक सेल) प्राप्त करना संभव बनाता है। दूसरी ओर, इस तकनीक के कई नुकसान हैं, जिनमें से मुख्य यह है कि कैपेसिटर पर जमा हुआ चार्ज समय के साथ ख़त्म हो जाता है। इस तथ्य के बावजूद कि डायनेमिक मेमोरी सेल कैपेसिटर की टोपोलॉजी कई टेराओम्स (x10 12 ओम) के विद्युत प्रतिरोध के साथ एक अच्छे ढांकता हुआ का उपयोग करती है, चार्ज बहुत जल्दी खो जाता है, क्योंकि एक कैपेसिटर के आयाम सूक्ष्म होते हैं, और कैपेसिटेंस छोटा होता है - लगभग 10 -15 F. इससे कैपेसिटर एक कैपेसिटर पर केवल लगभग 40,000 इलेक्ट्रॉन जमा करते हैं।

DRAM सरणी में औसत चार्ज रिसाव का समय सैकड़ों या दसियों मिलीसेकंड के क्रम पर होता है, इसलिए इसे JEDEC Std 21-C आवश्यकताओं के अनुसार, 64ms के अंतराल पर रिचार्ज किया जाना चाहिए। कोर से डेटा को पढ़ा जाता है और स्तर एम्पलीफायरों में प्रेषित किया जाता है, जिसके बाद, आउटपुट पर भेजे बिना, इसे वापस सरणी में लिखा जाता है। आमतौर पर, एक मेमोरी चिप बैंक (पंक्तियों और स्तंभों से युक्त एक विशिष्ट संरचना वाली कोशिकाओं की एक सरणी) में या तो 2k, या 4k, या 8k पंक्तियाँ (अधिक सटीक रूप से, या 2048, या 4096, या 8192) होती हैं, जिन तक पहुंच एक साथ की अनुमति देती है इस पंक्ति से संबंधित संपूर्ण सरणी का पुनर्जनन। जैसा भी हो, सर्वोत्तम पुनर्जनन योजना सभी पंक्तियों की कोशिकाओं की सामग्री को एक साथ अद्यतन करना नहीं है, बल्कि प्रत्येक पंक्ति को एक-एक करके व्यक्तिगत रूप से अद्यतन करना है। परिणामस्वरूप, 4k सरणी (औसत घनत्व) को आधार के रूप में लेते हुए, हम पूर्ण अद्यतन चक्र को पंक्तियों की संख्या से विभाजित करके एक पंक्ति के लिए मानक सामान्य पुनर्जनन योजना की गणना कर सकते हैं: 64000m s/4096=15.625m s। यदि बैंक में 4k से अधिक लाइनें हैं, तो किन्हीं दो लाइनों को एक कमांड द्वारा संसाधित किया जा सकता है, या बस पुनर्जनन आवृत्ति को एक गुणक द्वारा बढ़ाकर सब कुछ हल किया जा सकता है; यदि बैंक में 4096 से कम लाइनें हैं तो ठीक इसके विपरीत। यदि हम DRAM सरणी की सामग्री को अद्यतन करने की समस्या के संभावित समाधानों पर विचार करते हैं, तो वर्तमान में डेटा पुनर्जनन के तीन अलग-अलग तरीके ज्ञात हैं।

एक आरएएस (आरओआर आरएएस ओनली रिफ्रेश) के साथ पुनर्जनन। इस मामले में, पुनर्जीवित स्ट्रिंग का पता एड्रेस बस में स्थानांतरित कर दिया जाता है, जिसके जवाब में आरएएस # सिग्नल जारी किया जाता है (जैसे पढ़ते या लिखते समय)। इस मामले में, कोशिकाओं की एक पंक्ति का चयन किया जाता है, और उनसे डेटा अस्थायी रूप से माइक्रोक्रिकिट के आंतरिक सर्किट (अधिक सटीक रूप से, आउटपुट स्तर एम्पलीफायरों) को आपूर्ति की जाती है, और फिर वापस लिखा जाता है। चूँकि कोई CAS# सिग्नल नहीं है, पढ़ने/लिखने का चक्र शुरू नहीं होता है। अगली बार, अगली पंक्ति का पता प्रेषित किया जाता है, और इसी तरह, जब तक कि सभी कोशिकाएं बहाल नहीं हो जातीं, जिसके बाद पुनर्जनन चक्र दोहराया जाता है। बेशक, इस पद्धति का नुकसान यह है कि पता बस पर कब्जा कर लिया जाता है, और पुनर्जनन के समय, अन्य कंप्यूटर उपप्रणालियों तक पहुंच अवरुद्ध हो जाती है। यह समग्र प्रदर्शन को बहुत कम कर देता है, क्योंकि मेमोरी चिप्स में इस प्रकार का पुनर्जनन अक्सर किया जाना चाहिए।

आरएएस से पहले सीएएस (आरएएस से पहले सीबीआर सीएएस)। सामान्य पढ़ने/लिखने के चक्र के दौरान, RAS# हमेशा पहले आता है, उसके बाद CAS# आता है। यदि CAS# RAS# से पहले आता है, तो एक विशेष पुनर्जनन चक्र (CBR) शुरू होता है, जिसमें पंक्ति पता प्रसारित नहीं होता है, और चिप अपने स्वयं के आंतरिक काउंटर का उपयोग करता है, जिसकी सामग्री प्रत्येक के साथ 1 (अलग-अलग वृद्धि) बढ़ जाती है सीबीआर चक्र. यह मोड आपको एड्रेस बस पर कब्जा किए बिना मेमोरी को पुन: उत्पन्न करने की अनुमति देता है, जो सिस्टम संसाधनों के उपयोग के मामले में निश्चित रूप से अधिक किफायती है।

स्वचालित पुनर्जनन तंत्र (ऑटोप्रीचार्ज) या स्व-पुनर्जनन (SEREf SElf REfresh) का उपयोग आमतौर पर पावर सेविंग मोड में किया जाता है, जब सिस्टम स्लीप अवस्था में चला जाता है और क्लॉक ड्राइवर निष्क्रिय हो जाता है। विस्तारित पुनर्जनन मोड (ईआरईएफ एक्सटेंडेड रिफ्रेश) माइक्रोक्रिकिट की क्षमता को दर्शाने वाली एक अलग विधि नहीं है, लेकिन, कम किए गए मोड (आरईआरईएफ रिड्यूस रिफ्रेश) की तरह, यह केवल सापेक्ष सरणी की सामग्री को अद्यतन करने की आवृत्ति का मोड निर्धारित करता है सामान्य चक्र (सामान्य, 15.625 मीटर सेकंड), और स्व-पुनर्जनन चक्र के "उपसमूह" में शामिल होता है। ईआरईएफ के साथ, ऊर्जा की बचत होती है क्योंकि अब पृष्ठ (पंक्ति) को बहुत कम बार पुनर्जीवित किया जा सकता है: मान लीजिए, 125.2m s के बाद, और 15.625m s के बाद नहीं, जैसा कि मानक पुनर्जनन के साथ होता है। उच्च क्षमता वाले मेमोरी चिप्स (64Mbit डिवाइस और बड़े) और बड़ी संख्या में चिप्स (16 या अधिक) वाले मेमोरी मॉड्यूल में उपयोग के लिए कम पुनर्जनन की सिफारिश की जाती है। स्व-पुनर्जनन का उपयोग सूक्ष्म-उपभोग (सामान्य सिस्टम स्थिति निलंबित) की अवधि के दौरान किया जाता है, जब मेमोरी चिप की सामग्री को इसके आंतरिक काउंटर को बढ़ाकर स्वतंत्र रूप से पुनर्जीवित किया जाता है, इसका मतलब है कि सभी नियंत्रण कार्यों को बंद किया जा सकता है। इस स्थिति में, ऊपर वर्णित विधियों का उपयोग करके कोशिकाओं में डेटा अपडेट करना असंभव है, क्योंकि पुनर्जनन के लिए सिग्नल भेजने वाला कोई नहीं है, और मेमोरी चिप इसे स्वयं करती है - यह अपना स्वयं का जनरेटर शुरू करती है, जो इसके आंतरिक सर्किट को देखता है।

इस प्रकार, ROR पद्धति का उपयोग पहले DRAM चिप्स में किया गया था और फिलहाल इसका व्यावहारिक रूप से उपयोग नहीं किया जाता है। EDO DRAM चिप्स में CBR पद्धति का सक्रिय रूप से उपयोग किया जाता है। SDRAM-आधारित प्रणालियों के लिए स्व-पुनर्जनन की अनुशंसा की जाती है और निम्नलिखित मानों का समर्थन करता है: 3.906m s (0.25x-कम), 7.812m s (0.5x-कम), 15.625m s (सामान्य), 31.25m s (2x-विस्तारित), 62.5m s (4x-विस्तारित) और 125.2m s (8x-विस्तारित)। यह स्पष्ट है कि एक विशिष्ट मेमोरी चिप की क्षमता (बीआईओएस या स्व-पुनर्जनन में "बंद" सेटिंग्स द्वारा नियंत्रित) वास्तुशिल्प रूप से निर्धारित होती है और उपयोग की गई मेमोरी के प्रकार पर निर्भर करती है। हालाँकि, सबसे लंबे समय चक्र को सेट करके, आप समग्र समय आरेख में "फिट नहीं" हो सकते हैं, इसलिए मेमोरी मॉड्यूल का निर्माता इस तरह की जानकारी को विशेष रूप से निर्दिष्ट स्थान - एसपीडी चिप में दर्ज करता है, जो सबसे आधुनिक से सुसज्जित है डीआईएमएम मॉड्यूल। यदि आपके द्वारा उपयोग किए जा रहे मॉड्यूल पर ऐसी कोई चिप नहीं है, तो आप, बशर्ते कि लचीला BIOS सेटअप इसकी अनुमति देता है, 4k बैंक सरणी के लिए मानक 15.625m s के आधार पर, स्वतंत्र रूप से पुनर्जनन की आवृत्ति सेट कर सकते हैं, गुणा कम कर सकते हैं (छोटा) जैसे-जैसे संख्या बढ़ती है, चक्र बढ़ता जाता है, या रेखाओं की संख्या घटते समय चक्र बढ़ता (विस्तारित) होता है, यह सब माइक्रोक्रिकिट के तार्किक संगठन (बैंकों की संख्या और बैंक संरचना) और एक विशेष मेमोरी मॉड्यूल में उनकी संख्या पर निर्भर करता है।

एमए प्रतीक्षा राज्य

पता स्विच करने से पहले प्रतीक्षा अवधि, जो आपको एक विशिष्ट मेमोरी चिप (चिप चयन सिग्नल, सीएस # की आपूर्ति) तक पहुंचने से पहले एक अतिरिक्त विलंब चक्र सेट करने या हटाने की अनुमति देती है। ऑपरेशन का एक प्रकार का "नियंत्रण बिंदु" सीएस# के एक या दो-चक्र अग्रिम के साथ एमए# (मेमोरी एड्रेस) सिग्नल का स्विचिंग है। सिंक्रोनस सिस्टम के संबंध में इस बिंदु पर नीचे अधिक विस्तार से चर्चा की जाएगी।

DRAM R/W लीडऑफ़ टाइमिंग

यह आइटम डेटा पढ़ने/लिखने के ऑपरेशन की तैयारी करते समय मेमोरी सबसिस्टम द्वारा खर्च किए गए क्लॉक चक्रों की संख्या को दर्शाता है, चिप पर ऑपरेशन करने से पहले बस में उनकी संख्या निर्धारित करता है। इस मामले में, निम्नलिखित मान संभव हैं: पढ़ने/लिखने के लिए क्रमशः 8/7 और 7/5 घड़ी चक्र की संख्या। विलंब को दर्शाने वाले किसी भी पैरामीटर की तरह, आपको इसे कम मान पर सेट करने का प्रयास करना चाहिए।

सट्टा लीडऑफ़

एक पैरामीटर जो रीड सिग्नल (रीड) के शीघ्र जारी करने के मोड को चालू (सक्षम) और अक्षम (अक्षम) करता है, जिसका रिज़ॉल्यूशन इसे पते को डीकोड करने से थोड़ा पहले जारी करने की अनुमति देता है (आरएएस # का उपयोग करके स्पष्ट रूप से निर्धारित किया जाता है) और CAS# स्ट्रोब्स)। चूँकि आवश्यक सेल का पता निर्धारित करने में एक निश्चित समय लगता है, सिस्टम उन घड़ी चक्रों को बर्बाद कर देता है जिनका उपयोगी उपयोग किया जा सकता है। इसलिए, इस पैरामीटर को सक्षम करने से अगले सेल पते को पढ़ना संभव हो जाता है जबकि उस सेल के निर्देशांक निर्धारित करने की प्रक्रिया चल रही है जिसका पता पहले पढ़ा गया था। यह तकनीक आपको कुछ हद तक समय बचाने और सिस्टम बस के "निष्क्रिय" चक्रों की संख्या को कम करने की भी अनुमति देगी।

DRAM ECC/पैरिटी चयन

एक पैरामीटर जो डेटा अखंडता नियंत्रण मोड को नियंत्रित करता है: त्रुटि सुधार कोड (ईसीसी त्रुटि सुधार कोड) और समता जांच। आइटम "DRAM डेटा इंटीग्रिटी मोड" भी अक्सर पाया जाता है।

स्मृति त्रुटियों की प्रकृति के आधार पर उन्हें दो प्रकारों में विभाजित किया जा सकता है। कॉस्मिक किरणों, अल्फा कणों, बाहरी और आंतरिक शोर के प्रभाव से जुड़ी अस्थायी त्रुटियां (विफलताएं, सॉफ्ट त्रुटियां), आमतौर पर जानकारी में एक बार परिवर्तन का कारण बनती हैं, और अक्सर डेटा बिना किसी त्रुटि के उसी सेल में दोबारा लिखा जाता है। . स्थायी त्रुटियाँ (विफलताएँ, हार्ड त्रुटियाँ), जो स्वयं मेमोरी चिप्स की खराबी के परिणामस्वरूप होती हैं, अक्सर पूरे कॉलम या यहाँ तक कि संपूर्ण चिप में जानकारी की हानि का कारण बनती हैं।

समता योजना के मामले में, प्रत्येक आठ बिट जानकारी के साथ एक समता बिट को विशेष रूप से आवंटित मेमोरी क्षेत्र में संग्रहीत किया जाता है। समता बिट इस प्रकार बनता है: बाइट के बाइनरी प्रतिनिधित्व में "एक" की संख्या गिना जाता है: यदि यह सम है, तो यह बिट "1" मान लेता है, यदि नहीं, तो "0"। इसके बाद डेटा को RAM में लिखा जाता है। जब यह डेटा बाइट किसी सेल से पढ़ा जाता है, तो एक समता बिट इससे "संलग्न" होता है और फिर 9 बिट मान का विश्लेषण किया जाता है। यदि इस संख्या में विषम संख्या है, तो समता बिट "कट ऑफ" हो जाता है और सूचना का बाइट प्रसंस्करण के लिए स्थानांतरित हो जाता है; अन्यथा, एक समता त्रुटि उत्पन्न होती है और कंप्यूटर निलंबित हो जाता है और एक संदेश प्रदर्शित होता है। यदि सूचना बिट्स की सम संख्या बदली जाती है, तो समता बिट जाँच काम नहीं करेगी। हालाँकि, हालाँकि पैरिटी सर्किट अधिकतम दो-बिट त्रुटियों का पता लगा सकता है, लेकिन यह उन्हें ठीक करने में सक्षम नहीं है।

ईसीसी तंत्र न केवल त्रुटियों का पता लगा सकता है बल्कि उन्हें ठीक भी कर सकता है और समता त्रुटि भी उत्पन्न कर सकता है। आमतौर पर, यह ऑपरेटिंग योजना हैमिंग कोड (शोर-प्रतिरोधी कोड) के उपयोग पर आधारित है, जो एक गलत बिट को पहचानना और ठीक करना या दो को ढूंढना और एक त्रुटि को ठीक करना संभव बनाता है (कोड के सही गुण इसके द्वारा निर्धारित किए जाते हैं) अतिरेक)। त्रुटि सुधार समता नियंत्रण की तुलना में बहुत अधिक जटिल है और इसका उपयोग उन प्रणालियों में किया जाता है जहां त्रुटि की न्यूनतम संभावना के साथ बड़ी मात्रा में जानकारी स्थानांतरित करना आवश्यक होता है। किसी भी मामले में, चाहे वह पैरिटी या ईसीसी योजना हो, इस प्रकार की मेमोरी का उपयोग प्रदर्शन को कम कर सकता है: यदि पैरिटी नियंत्रण सिस्टम को 23% तक "धीमा" कर सकता है, तो ईसीसी के साथ यह आंकड़ा कभी-कभी 10% तक पहुंच जाता है, जो इस पर निर्भर करता है प्रयुक्त एल्गोरिदम की जटिलता. इसके अलावा, 72 बिट ईसीसी मॉड्यूल अपने नियमित 64 बिट "एनालॉग" से अधिक महंगा है, बशर्ते क्षमता समान हो, इसलिए पीसी पर इस प्रकार की मेमोरी का उपयोग करने का विकल्प पूरी तरह से प्रत्येक व्यक्ति पर निर्भर है।

पीसी में ईसीसी योजना का समर्थन करने वाले मॉड्यूल की उपस्थिति सिस्टम द्वारा ही निर्धारित की जाती है, और यदि कोई भी पता नहीं चलता है, तो "DRAM डेटा इंटीग्रिटी मोड" मेनू आइटम को "नॉन-ईसीसी" इंगित करने वाले "ग्रे" फ़ील्ड में नहीं बदला जा सकता है। "DRAM ECC/पैरिटी सेलेक्ट" आइटम को सक्षम करने से, बशर्ते कि सिस्टम उपयुक्त मेमोरी मॉड्यूल का उपयोग करता है, त्रुटि सुधार नियंत्रण के सक्रियण या पैरिटी तंत्र को शामिल करने की ओर ले जाता है।

एसडीआरएएम कॉन्फ़िगरेशन

एक पैरामीटर जो एसडीआरएएम-आधारित मेमोरी सबसिस्टम को कॉन्फ़िगर करने की विधि निर्धारित करता है और निम्नलिखित मान लेता है: एसपीडी द्वारा (आवश्यक पैरामीटर मेमोरी मॉड्यूल पर स्थापित एक विशेष सीरियल डिटेक्शन चिप से पढ़े जाते हैं और पूरी तरह से प्रकार और व्यक्तिगत विशेषताओं से मेल खाते हैं उस पर स्थापित चिप्स के) या मैनुअल (कुछ मापदंडों को "मैन्युअल रूप से" बदलने की अनुमति है, और इन मापदंडों के संबंधित मेनू आइटम परिवर्तन के लिए उपलब्ध हो जाते हैं)। इस सेटिंग का सार यह है कि यदि मैन्युअल योजना का उपयोग किया जाता है, तो पैरामीटर "एसडीआरएएम सीएएस विलंबता समय", "एसडीआरएएम आरएएस-टू-सीएएस विलंब" और "एसडीआरएएम आरएएस प्रीचार्ज टाइम" को बदलने की अनुमति है, जो मुख्य समय बनाते हैं मेमोरी ऑपरेशन की योजना (क्रमशः सीएल-टी आरसीडी -टी आरपी) और सिंक्रोनस डीआरएएम के आधार पर सबसिस्टम के अधिक लचीले कॉन्फ़िगरेशन की अनुमति देती है, सब कुछ पहले चर्चा किए गए "ऑटो कॉन्फ़िगरेशन" पैरामीटर के समान है। एसपीडी सर्किट का उपयोग करते समय, आवश्यक मान स्वचालित रूप से ईईपीरोम चिप से लोड होते हैं, जिसमें एक विशिष्ट मेमोरी मॉड्यूल का निर्माता स्थिर संचालन की गारंटी देते हुए, समय मापदंडों के आवश्यक मूल्यों को पहले से "फ्लैश" करता है।

मेमोरी के साथ समकालिक रूप से काम करते समय, संचालन सिस्टम जनरेटर के घड़ी चक्र के साथ सख्ती से किया जाता है। साथ ही, एक सिंक्रोनस डीआरएएम का नियंत्रण स्वयं एक एसिंक्रोनस की तुलना में कुछ अधिक जटिल है, क्योंकि अतिरिक्त लैच पेश करना आवश्यक है जो पते, डेटा और नियंत्रण संकेतों की स्थिति को संग्रहीत करते हैं। परिणामस्वरूप, एक्सेस चक्र की अवधि के बजाय, जिसका उपयोग एसिंक्रोनस सिस्टम में लक्षण वर्णन के लिए किया जाता है, एसडीआरएएम के प्रदर्शन का वर्णन करने के लिए, वे घड़ी की अवधि की अवधि को इंगित करने का सहारा लेते हैं (टी सीएलके घड़ी समय एक मान विपरीत आनुपातिक है घड़ी पल्स पुनरावृत्ति दर)। इसलिए, BIOS के कुछ संस्करणों में घड़ी की अवधि की अवधि को सीधे इंगित करना संभव है: 7ns (इस मॉड्यूल की अधिकतम ऑपरेटिंग आवृत्ति 143 मेगाहर्ट्ज है, इसलिए, उपयोग की जाने वाली समय योजनाओं को पैरामीटर -7 के साथ मेमोरी डिवाइस के लिए अनुकूलित किया जाएगा, संकेत दिया गया है) सीधे माइक्रोक्रिकिट पर ही), 8ns (इस मॉड्यूल की अधिकतम ऑपरेटिंग आवृत्ति 125MHz है, इसलिए अस्थायी सेटिंग्स पैरामीटर -8 वाले मेमोरी उपकरणों के लिए अनुकूलित की जाएंगी) और 10ns (इस मॉड्यूल की अधिकतम ऑपरेटिंग आवृत्ति 100MHz है, इसलिए अस्थायी सेटिंग्स होंगी) पैरामीटर -10) के साथ मेमोरी चिप्स के लिए अनुकूलित, जो पैराग्राफ "ऑटो कॉन्फ़िगरेशन" में पहले वर्णित के समान काम करते हैं, लेकिन अपेक्षाकृत दुर्लभ हैं।

एक मानक के रूप में, माइक्रोक्रिकिट सरणी में तार्किक बैंक (बैंक) होते हैं, जिनकी संख्या और संगठन आर्किटेक्चर की वैयक्तिकता (मौलिकता) और माइक्रोक्रिकिट की अंतिम क्षमता से निर्धारित होती है। बैंकों में तार्किक पंक्तियाँ (पंक्ति) होती हैं, जिन्हें पेज (पेज, भौतिक पंक्तियों के साथ भ्रम से बचने के लिए) भी कहा जाता है, जो बदले में, कॉलम (कॉलम) होते हैं, इस तरह के पदानुक्रम द्वारा गठित मैट्रिक्स मेमोरी चिप का मूल है। एक स्ट्रिंग कई कर्नेल बैंकों में से किसी एक को पढ़ने या लिखे जाने वाले डेटा की मात्रा है। कॉलम उन पंक्तियों के उपसमूह हैं जिन्हें अलग-अलग पढ़ने/लिखने के चरणों में पढ़ा या लिखा जाता है।

आइए चिप के माध्यम से डेटा की क्रमिक प्रगति पर विचार करें। आमतौर पर, चक्र एक बैंक सक्रियण कमांड के आगमन पर शुरू होता है, जो आवश्यक बैंक और उसके सरणी में एक पंक्ति का चयन और सक्रिय करता है। अगले चक्र के दौरान, सूचना को आंतरिक डेटा बस में स्थानांतरित किया जाता है और लेवल एम्पलीफायर (जैसा कि पहले उल्लेख किया गया है, एक प्रकार का "भंडारण" जो सिग्नल एम्पलीफायर और टाइम बफर दोनों के रूप में कार्य करता है) को भेजा जाता है। जब प्रवर्धित सिग्नल स्तर आवश्यक मान तक पहुँच जाता है, तो डेटा को आंतरिक क्लॉक सिग्नल द्वारा लॉक (लैच) कर दिया जाता है - यह प्रक्रिया, जिसे पंक्ति और स्तंभ पते (t RCD RAS#-to-CAS# Delay) के निर्धारण के बीच विलंब कहा जाता है, लेता है 2 x 3 सिस्टम बस चक्र (संख्या घड़ी अवधि)। इस देरी के बाद, पहले शब्द के पते का चयन करने के लिए कॉलम पते के साथ रीड कमांड जारी किया जा सकता है (इस मामले में, मेमोरी चिप के डेटा बस की चौड़ाई के बराबर प्रति चक्र स्थानांतरित डेटा की मात्रा) लेवल एम्प्लीफायर से पढ़ा जा सकता है। रीड कमांड जारी करने के बाद, कॉलम चयन स्ट्रोब का दो या तीन-चक्र विलंब किया जाता है (सीएएस # सीएएस # लेटेंसी सिग्नल देरी या बस सीएल), जिसके दौरान स्तर एम्पलीफायर से चयनित डेटा सिंक्रनाइज़ किया जाता है और बाहरी पर प्रेषित होता है चिप के पिन (डीक्यू लाइन्स)। प्रत्येक बाद के क्लॉक सिग्नल के दौरान पहले शब्द के बाद बाकी शब्द आते हैं, जिससे पैकेट की पूरी निर्धारित अवधि (बर्स्ट लेंथ) और एक डेटा ट्रांसमिशन चरण में लगातार प्रसारित शब्दों की संख्या का पता चलता है। सभी जानकारी प्रसारित होने के बाद ही डेटा को उसकी सामग्री को पुनर्स्थापित करने के लिए एम्पलीफायर से खाली सरणी कोशिकाओं की एक पंक्ति में वापस लौटाया जा सकता है, जिसमें 2 x 3 घड़ी चक्र लगते हैं। निष्पक्षता के लिए, यह ध्यान दिया जाना चाहिए कि अनुक्रम टी आरसीडी -सीएल-टी आरपी के सही लेखन के बावजूद, आमतौर पर मुख्य समय योजना में सीएल-टी आरसीडी -टी आरपी का रूप होता है, इस प्रकार इसके घटक मापदंडों के महत्व की डिग्री का संकेत मिलता है। . गतिशील, और इसलिए सिग्नल क्षीणन और रिसाव की संपत्ति होने के कारण, इसकी प्रकृति से, कोशिकाओं की एक श्रृंखला को अपनी सामग्री को पुनर्जीवित करना होगा। चार्ज रिकवरी अवधि रिफ्रेश काउंटर द्वारा निष्पादित मॉनिटरिंग प्रोग्राम के रीजनरेटिंग कंट्रोलर द्वारा निर्धारित की जाती है - ऐसी रिकवरी के लिए 7 x 10 चक्रों की आवश्यकता होती है, जिसके दौरान डेटा प्रवाह बाधित होता है।

अस्थायी पहुंच योजना पर विचार करने में रिकॉर्डिंग प्रक्रिया अतिरिक्त अंतराल टी डब्ल्यूआर में अंतर के साथ रीडिंग चरण के समान है, जो ऑपरेशन के बाद इंटरफ़ेस पुनर्प्राप्ति की अवधि को दर्शाती है। दूसरे शब्दों में, लेखन चरण में पुनर्प्राप्ति अवधि आमतौर पर बस में डेटा आउटपुट के अंत (डेटा बस पर अंतिम पल्स) और एक नए चक्र की शुरुआत के बीच दो-चक्र की देरी होती है। यह समय अंतराल यह सुनिश्चित करता है कि लेखन ऑपरेशन के बाद इंटरफ़ेस बहाल हो गया है और यह सुनिश्चित करता है कि इसे सही ढंग से निष्पादित किया गया है। परिणामस्वरूप, लेखन चरण में अंतिम शब्द के प्रसारण के पूरा होने पर, एक्सेस की जा रही बैंक लाइन तुरंत पुनर्जनन चरण में प्रवेश नहीं करती है, लेकिन एक अतिरिक्त देरी के बाद, जिसका न्यूनतम मूल्य सबसे कम अंतराल द्वारा निर्धारित किया जाता है जिसके दौरान वर्तमान लेखन कार्रवाई के सही समापन की उम्मीद है। इसलिए, लिखने के चरण में पृष्ठ गतिविधि का समय पुनर्प्राप्ति अवधि, टी डब्ल्यूआर की अवधि के लिए पढ़ने के चरण के मूल्य टी आरएएस से अधिक हो जाता है।

SDRAM CAS विलंबता समय

एक तुल्यकालिक DRAM चिप के लिए CAS# सिग्नल जारी करने में देरी सबसे महत्वपूर्ण विशेषताओं में से एक है और CAS# स्ट्रोब द्वारा डेटा अनुरोध के "निश्चित" होने के क्षण से लेकर उस क्षण तक बस चक्रों (क्लॉक अवधि) की न्यूनतम संख्या को इंगित करता है। इसे स्थिर रूप से पहचाना और पढ़ा जाता है। यह माना जाता है कि जिस समय CAS# सिग्नल का किनारा आता है, पता इनपुट पर सही डेटा होता है। हालाँकि, चूंकि हर जगह समय की देरी होती है (माइक्रोसर्किट के अंदर भी), उन्हें दूर करने के लिए कुछ समय विशेष रूप से आवंटित किया जाता है, और मापदंडों के प्रसार के कारण, अलग-अलग पता लाइनों के लिए देरी अलग-अलग हो सकती है, इस मामले में सीएएस विलंबता (सीएल) है ), और घड़ी चक्र (क्रमशः 2 और 3) में शुरू की गई देरी का सीएल2 और सीएल3 समय। देरी जितनी कम होगी, मेमोरी के साथ काम करने की गति उतनी ही अधिक होगी, लेकिन यह जोखिम भी उतना अधिक होगा कि डेटा गलत पते पर पहुंच जाएगा, जो निश्चित रूप से विफलता का कारण बनेगा। ऐसी विफलताओं का प्रतिरोध सीएल प्रतिरोध है।

दूसरे शब्दों में, सीएल माइक्रोक्रिकिट चिप के नियंत्रण तर्क द्वारा रीड कमांड के गठन और पढ़ने के लिए पहले शब्द की उपलब्धता के बीच की देरी है। यदि रीड कमांड का पंजीकरण (एक विशिष्ट तार्किक स्तर के सिग्नल के रिसीवर द्वारा पहचान) एन घड़ी के किनारे पर होता है, और सीएल एम घड़ियां हैं, तो संबंधित डेटा एन + एम घड़ियों के बाद उपलब्ध होगा। हालाँकि, गारंटीकृत डेटा आउटपुट सुनिश्चित करने के लिए, डेटा लाइनों के आउटपुट सर्किट के ट्रांजिस्टर को एक घड़ी चक्र पहले (एन+एम-1) यानी चालू कर दिया जाता है। वे अपरिभाषित (उस समय) स्तरों के साथ डेटा आउटपुट करते हैं, जिसके परिणामस्वरूप मेमोरी कंट्रोलर एक और घड़ी चक्र की प्रतीक्षा करता है, और उसके बाद ही वह आने वाले डेटा को स्वीकार करता है। सीएल3 पर दी गई आवृत्ति के लिए रेटेड मॉड्यूल पर सीएल2 का उपयोग करते समय, आउटपुट सर्किट के पास बस पर डेटा को सटीक रूप से प्रस्तुत करने के लिए आवश्यक स्तर निर्धारित करने (और रेटेड वर्तमान प्रदान करने) का समय नहीं हो सकता है और एक त्रुटि हो सकती है।

एसडीआरएएम आरएएस-टू-सीएएस विलंब

एक समान प्रकार का पैरामीटर (फास्ट आरएएस-टू-सीएएस विलंब), जिसे टी आरसीडी के रूप में परिभाषित किया गया था, पहले वर्णित किया गया था, और इस मामले में शुरुआत से दो- और तीन-चक्र विलंब सेट करते हुए, मान 2 या 3 ले सकते हैं। CAS# एज (सक्रिय निम्न स्तर पर संक्रमण) के आगमन पर कमांड प्राप्त होने तक पढ़ने/लिखने तक एक विशिष्ट लॉजिकल बैंक को सक्रिय करने के लिए कमांड ट्रांसमिट करना। दूसरे शब्दों में, बैंक सक्रियण कमांड जारी करने के बाद, एक्सेस की जा रही पंक्ति को पहले चार्ज किया जाना चाहिए (चार्ज संचय चक्र, प्रीचार्ज निष्पादित करें) जब तक कि रीड कमांड (कॉलम पते द्वारा निर्धारित) प्राप्त न हो जाए। इसका मतलब है कि डेटा को मेमोरी ऐरे से ऑन-चिप आउटपुट लेवल एम्पलीफायर में 2 या 3 चक्र की देरी से स्थानांतरित किया जाता है। यह समझा जाना चाहिए कि प्रश्न में विलंबता स्वयं समग्र विलंबता में काफी छोटी भूमिका निभाती है, बशर्ते कि यह पृष्ठ पर हिट हो और/या खुले पृष्ठ से डेटा पढ़े। हालाँकि, प्रत्येक BIOS आपको संबंधित पैरामीटर की कमी के कारण इस देरी के मूल्य को अलग-अलग करने की अनुमति नहीं देता है, लेकिन वास्तव में टी आरसीडी को "बैंक एक्स/वाई टाइमिंग" मान में भी ध्यान में रखा जाता है।

एसडीआरएएम आरएएस प्रीचार्ज समय

लाइन टी आरपी को रिचार्ज करने की अवधि। इस मामले में, दो/चार बैंकों (तार्किक संगठन) के साथ एक DRAM चिप आपको डेटा के निरंतर इनपुट/आउटपुट को सुनिश्चित करने के लिए इस बार "छिपाने" की अनुमति देती है: जबकि कोई भी ऑपरेशन एक मेमोरी बैंक के साथ होता है, दूसरे के पास पुन: उत्पन्न करने (अपडेट) करने का समय होता है डेटा )। सीधे शब्दों में कहें तो, यह पैरामीटर आपको पुनर्जनन चक्र की शुरुआत से पहले आरएएस # लाइन के साथ तेज (फास्ट) या धीमी (धीमी) चार्ज संचय निर्धारित करने की अनुमति देता है। मान को तेज़ पर सेट करने से प्रदर्शन बढ़ता है, लेकिन अस्थिरता पैदा हो सकती है। धीमा इसके विपरीत कार्य करता है: यह कंप्यूटर की स्थिरता को बढ़ाता है, लेकिन डेटा पुनर्जनन चक्र पर खर्च होने वाले समय को बढ़ाता है। इसलिए, यदि आप मेमोरी चिप्स की गुणवत्ता में आश्वस्त हैं तो अनुशंसित फास्ट मान सेट किया जाना चाहिए। आमतौर पर इस आइटम के पाए गए मान 2 और 3, एक्सेस किए गए पृष्ठ में डेटा को पुनर्स्थापित करने के लिए आवश्यक सिस्टम बस चक्रों की संख्या निर्धारित करते हैं।

सामान्य तौर पर, पंक्ति में चार्ज जमा होने के कारण होने वाली देरी के लिए डेटा को वापस ऐरे में ले जाना (बैंक/पेज को बंद करना) आवश्यक होता है जब तक कि अगले बैंक को सक्रिय करने का आदेश नहीं आ जाता। इस प्रकार, प्रेषित पठन अनुरोधों की कुल संख्या का 30×60% एक पृष्ठ (पेज, जिसे आमतौर पर लॉजिकल बैंक लाइन कहा जाता है) के भीतर खो जाता है, जिसे पेज हिट कहा जाता है। इसलिए, इस मामले में बैंक को सक्रिय करने की कोई आवश्यकता नहीं है क्योंकि डेटा पहले से ही पृष्ठ में है और केवल CAS# सिग्नल जारी करके कॉलम पते को बदलना आवश्यक है। यदि अनुरोधित डेटा इस पृष्ठ के भीतर नहीं मिलता है, तो इसे वापस सरणी में लौटाया जाना चाहिए और बैंक बंद कर दिया जाना चाहिए।

यदि अनुरोधित डेटा एक ही बैंक में मौजूद है, लेकिन अलग-अलग लाइनों में, तो रिचार्ज कमांड जारी करना आवश्यक है ताकि बैंक बंद हो जाए (अंतराल जो रिचार्ज की अवधि का गठन करता है), और एक नया बैंक सक्रियण कमांड सही लाइन खोलता है (टी आरसीडी विलंब) जहां आवश्यक डेटा स्थित है। बाद में, सीएल अंतराल के बाद, रीड कमांड सही ढंग से चयनित पते पर पहुंच जाएगा। परिणामस्वरूप, कुल विलंब चक्रों (t RCD -CL-t RP सर्किट) की संख्या, जिसे 2-2-2 के रूप में वर्णित किया गया है, 6 चक्र है, और 3-3-3 सर्किट इसे बढ़ाकर 9 कर देता है।

यदि अनुरोधित डेटा विभिन्न पंक्तियों में स्थित है, तो पहले बैंक के बंद होने की प्रतीक्षा में समय बर्बाद करने की कोई आवश्यकता नहीं है, इसलिए इस मामले में टी आरपी विलंब को ध्यान में नहीं रखा जाता है। इसलिए, जो कुछ बचा है वह CAS# सिग्नल विलंब और RAS#-CAS# अंतराल है। सामान्य तौर पर, यह योजना थोड़ी सरल है, क्योंकि यदि डेटा एक ही बैंक में है, लेकिन अलग-अलग लाइनों में है, तो बैंक को न केवल बंद करना होगा, बल्कि पुनः सक्रिय भी करना होगा। इसलिए, प्रत्येक बैंक के पास बहुत कम समय होता है जिसके दौरान वह खुला रहता है, और चक्र समय टी आरसी एक महत्वपूर्ण कारक बन जाता है।

एक मेमोरी चिप के लिए जो स्व-पुनर्जनन चरण (SEREf) में प्रवेश कर चुकी है, उसे सक्रिय स्थिति में वापस लौटने के लिए एक निश्चित समय अंतराल की आवश्यकता होती है। जैसा कि पहले उल्लेख किया गया है, यदि डिवाइस सेल्फ-रिफ्रेश चरण में प्रवेश करता है, तो सभी इनपुट इंटरफेस डीटीसी (परवाह न करें) स्थिति में स्थानांतरित हो जाते हैं, और सीकेई क्लॉक इनपुट निष्क्रिय हो जाता है, जिसके बाद ऑन-चिप पुनर्जनन काउंटर तुरंत चालू हो जाता है। . इस अवधि के दौरान, मेमोरी चिप सिस्टम के सापेक्ष एक निष्क्रिय डिवाइस है और आदेशों का जवाब नहीं देती है, क्योंकि सिंक्रोनाइज़ेशन इंटरफ़ेस निष्क्रिय हो जाता है। आंतरिक पुनर्जनन चरण के बाद, बाहरी सिंक्रनाइज़ेशन तंत्र सक्रिय हो जाता है और डिवाइस रिफ्रेश एग्जिट कमांड का उपयोग करके सक्रिय स्थिति में वापस आ जाता है। हालाँकि, सीकेई सिग्नल भेजे जाने के क्षण से लेकर नियंत्रक से पहला कमांड प्राप्त करने के लिए तैयार होने तक पूर्ण सक्रियण चरण में 4 x 7 घड़ी चक्र लगते हैं और इसे रिफ्रेश आरएएस एसेरशन कहा जाता है।

एसडीआरएएम साइकिल समय ट्रैस/टीआरसी

एक पैरामीटर जो एसडीआरएएम चिप (एरे डायनामिक्स) के प्रदर्शन को दर्शाता है और उस अंतराल का अनुपात निर्धारित करता है जिसके दौरान डेटा ट्रांसफर के लिए एक पंक्ति खुली होती है (टी आरएएस आरएएस # सक्रिय समय) और उस अवधि के दौरान जिसके दौरान खोलने और अपडेट करने का पूरा चक्र होता है एक पंक्ति पूरी हो गई है (टी आरसी पंक्ति चक्र समय, जिसे बैंक चक्र समय भी कहा जाता है।

डिफ़ॉल्ट 6/8 धीमा है लेकिन 5/6 से अधिक स्थिर है। हालाँकि, एसडीआरएएम में 5/6 चक्र तेजी से घूमता है, लेकिन लेन-देन को पूरा करने के लिए पंक्तियों को पर्याप्त समय तक खुला नहीं रख सकता है, जो विशेष रूप से 100 मेगाहर्ट्ज से अधिक की घड़ी दर वाले एसडीआरएएम के लिए सच है। इसलिए, एसडीआरएएम प्रदर्शन को बेहतर बनाने के लिए शुरुआत में इसे 5/6 पर सेट करने का प्रयास करने की अनुशंसा की जाती है, लेकिन यदि सिस्टम अस्थिर हो जाता है, तो आपको इसे 6/8 पर बदलना चाहिए। यह पैरामीटर फॉर्म में भी पाया जा सकता है। उदाहरण के लिए, कुछ बुनियादी तर्कों के लिए, इन सेटिंग्स में निम्नलिखित मान हो सकते हैं: i82815xx श्रृंखला के लिए या, किट की VIA श्रृंखला के लिए या, और ALi MAGiK1 के लिए।

रिचार्ज चरण शुरू होने से पहले बैंक सक्रियण आदेश जारी होने के बाद बैंक चक्र आवश्यक घड़ी चक्रों की संख्या निर्धारित करता है। दूसरे शब्दों में, किसी पृष्ठ को खोलने के बाद, उसे दोबारा बंद करने से पहले एक निश्चित अवधि के लिए खुला रखना होगा। टी आरसी पैरामीटर लाइन तक पहुंचने के क्षण से लेकर बैंक के पुनः सक्रिय होने तक घड़ी चक्रों की न्यूनतम संख्या को परिभाषित करता है। चूंकि रिचार्ज चरण में 2 x 3 क्लॉक चक्रों की देरी होती है, पूर्ण बैंक चक्र आरएएस # सिग्नल के सक्रिय समय और पृष्ठ में डेटा अपडेट अंतराल का योग है: टी आरसी = टी आरएएस + टी आरपी, जहां टी आरएएस = टी आरसीडी + सीएल को प्रतिक्रिया विलंब (विलंबता) के रूप में परिभाषित किया गया है, जो प्राप्त कमांड के पंजीकरण और कमांड से जुड़े डेटा प्रसारित होने के क्षण के बीच के समय अंतराल को दर्शाता है। इस प्रकार, टी आरसी मुख्य समय योजना टी आरसीडी -सीएल-टी आरपी में शामिल चक्रों की कुल संख्या को दर्शाता है। इस प्रकार, i82815xx श्रृंखला समर्थन या सर्किट का समर्थन करती है, जिससे यह देखा जा सकता है कि रिचार्जिंग अवधि निश्चित है और दो बस चक्र (2T) के बराबर है। VIA के बुनियादी तर्कों की एक श्रृंखला 5T और 6T के मानों का उपयोग करके t RAS अंतराल निर्धारित करती है, जो क्रमशः 2 या 3 घड़ी चक्रों के t RP के फ्लोट मान को इंगित करती है, हालाँकि ये सीधे उपलब्ध नहीं हैं, लेकिन "का हिस्सा हैं" सेटिंग्स का मिश्रण"।

वर्तमान एसडीआरएएम चिप्स का कोर चक्र समय 50 x 60 एनएस है। दूसरी ओर, इसका मतलब यह है कि सैद्धांतिक रूप से 133 मेगाहर्ट्ज (7.5ns अवधि) की आवृत्ति पर चलने वाले माइक्रोक्रिकिट का मान t RC = 7T है, जिससे हम वर्तमान कोर चक्र निर्धारित कर सकते हैं: 7x7.5ns = 52ns। यदि सिंक्रनाइज़ेशन आवृत्ति बढ़ जाती है, तो 50ns विंडो के भीतर फिट होने के लिए चक्रों की संख्या भी तदनुसार बढ़ जाएगी। गणना करने के बाद, हम वर्तमान मापदंडों (9T) पर 183MHz पर SRDAM घड़ी आवृत्ति की सैद्धांतिक सीमा को नोट कर सकते हैं, जिसका अर्थ है 49.2ns कोर चक्र। एक दिलचस्प विशेषता यह है कि i82815 श्रृंखला के शुरुआती संशोधनों में सर्किट या जैसा दिखता था, जो 166 मेगाहर्ट्ज के आसपास घड़ी की आवृत्ति सीमा निर्धारित करता है। 100 मेगाहर्ट्ज क्लॉक सिग्नल के लिए, उच्चतम संभव प्रदर्शन प्राप्त करने के लिए, बैंक चक्र को 5/7 के रूप में सेट किया जाना चाहिए, और 133 मेगाहर्ट्ज बस के लिए 5/8 या 6/8 के रूप में सेट किया जाना चाहिए, यह इस बात पर निर्भर करता है कि आपको "ओवरक्लॉक" करने की कितनी आवश्यकता है। इंटरफेस।

इस संबंध में, सबसे महत्वपूर्ण मुद्दा पृष्ठ गतिविधि (आरएएस # सिग्नल) के न्यूनतम संभावित अंतराल को निर्धारित करना है और इसके अनुमेय मूल्यों (टी आरएएस उल्लंघन) से परे जाने में क्या शामिल होगा। RAS# सिग्नल बैंक को सक्रिय करने के बाद, डेटा को लेवल एम्पलीफायर में लॉक कर दिया जाता है। उदाहरण के लिए, दो लाइनें समानांतर में चल रही हैं, जिनमें से एक सिग्नल है और दूसरी कनेक्टेड है। यह सर्किट प्रत्यावर्तन के सिद्धांत पर काम करता है, जहां प्रत्येक लाइन एक सिग्नल और एक संदर्भ लाइन दोनों हो सकती है। लेवल एम्पलीफायर चार्ज किए गए डेटा लाइन और संदर्भ लाइन के बीच वोल्टेज को अलग करता है, और सापेक्ष को बढ़ाता है कमजोर संकेतकोशिकाओं में जानकारी पुनर्स्थापित करने के लिए यह किया जाना चाहिए। सिग्नल लाइनों में एक अच्छी तरह से परिभाषित कैपेसिटेंस होती है जो बढ़ते चार्ज के साथ घटती जाती है। यदि रिचार्ज चरण (अगली बैंक लाइन पहुंच को सक्रिय करने के लिए डेटा लाइन से सभी जानकारी मिटाना) सिग्नल स्तर के पर्याप्त रूप से स्थिर होने से पहले शुरू होता है ताकि मूल पृष्ठ सामग्री को बहाल किया जा सके, तो पृष्ठ गतिविधि की अच्छी तरह से परिभाषित अवधि (आरएएस) # सिग्नल) का उल्लंघन किया जाता है (टी आरएएस उल्लंघन), जिसके परिणामस्वरूप डेटा का पूर्ण नुकसान होता है या, सर्वोत्तम रूप से, गलत पुनर्प्राप्ति होती है। दूसरे शब्दों में, टी आरएएस लाइन में पूर्ण चार्ज जमा करने और अगले रिचार्ज चक्र शुरू होने से पहले डेटा को पुनर्स्थापित करने के लिए आवश्यक समय है। बदले में, रीलोड एक कमांड है जो किसी पेज या बैंक को बंद कर देता है, इसलिए टी आरएएस को पेज के सक्रिय होने के न्यूनतम समय के रूप में भी जाना जाता है। यदि हम इसमें रिचार्ज चक्र की अवधि जोड़ते हैं, तो परिणाम बैंक को खोलने और बंद करने के लिए आवश्यक चक्रों की कुल संख्या है, जिसे बैंक चक्र (टी आरसी) कहा जाता है, जिस पर पहले चर्चा की गई थी।

एसडीआरएएम एमए प्रतीक्षा स्थिति

सिंक्रोनस DRAM आधारित सिस्टम के लिए, मेमोरी कंट्रोलर को एक विशिष्ट मेमोरी चिप के पूर्ण एक्सेस चरण को पूरा करने के लिए कई एक्सेस सिग्नल भेजने की आवश्यकता होती है: CS# (चिप चयन), MA (मेमोरी एड्रेस), WE# (राइट इनेबल), RAS# ( पंक्ति पता पावती स्ट्रोब) ) और CAS# (कॉलम पता पुष्टिकरण स्ट्रोब)। किसी भी मेमोरी एक्सेस में इन संकेतों को निष्पादित किए जा रहे ऑपरेशन के प्रकार के आधार पर विभिन्न भिन्नताओं में शामिल किया जाता है। उदाहरण के लिए, चिप चयन सिग्नल के बिना, बाद के सभी कमांड चिप द्वारा स्वीकार नहीं किए जाएंगे।

इस प्रकार, मेमोरी कंट्रोलर से सबसिस्टम तक आने वाली सभी पता लाइनें सभी मॉड्यूल पर सभी मेमोरी चिप्स से जुड़ी होती हैं, जो नियंत्रक के लिए एक महत्वपूर्ण (चिप्स की कुल संख्या के आधार पर) तार्किक भार का कारण बनती है, जिसे सही अंतिम पता भेजना होगा मॉड्यूल में सभी चिप्स (उसे)। इसलिए, सीएस# सिग्नल लागू करने से पहले पते और अन्य विशिष्ट जानकारी का 1x2-चक्र अग्रिम बनाए रखने की अनुशंसा की जाती है। परिणामस्वरूप, 0- (तेज, सीएस# सिग्नल लागू होने से पहले कोई प्रतीक्षा स्थिति शामिल नहीं है), 1- (सामान्य, चिप चयन कमांड से एक घड़ी आगे) के साथ पता और अन्य विशिष्ट कमांड सिग्नल की आपूर्ति करना संभव है। , या 2- (धीमा, चयन कमांड क्रिस्टल को 2T में आगे बढ़ाएं) क्रिस्टल चयन सिग्नल के आगे क्लॉक किया गया।

इस प्रकार, यदि मेमोरी मॉड्यूल में, उदाहरण के लिए, केवल 4 या 8 चिप्स हैं, तो इस मामले में फास्ट वैल्यू की सिफारिश की जाती है। यदि मेमोरी मॉड्यूल में 16 या 18 डिवाइस हैं, तो एकल-चक्र अग्रिम इसके लिए उपयुक्त है। यदि 18 से अधिक मेमोरी चिप्स (पंजीकृत DIMM) 2T। विभिन्न तार्किक और भौतिक संगठन के साथ कई मॉड्यूल का उपयोग करके जटिल सबसिस्टम कॉन्फ़िगरेशन में, अधिक गहन व्यावहारिक विश्लेषण की आवश्यकता होती है।

एसडीआरएएम बैंक इंटरलीविंग

मेमोरी चिप के इंटरलीविंग लॉजिकल बैंकों के लिए तंत्र (प्रत्येक के लिए अपने स्वयं के नियंत्रण तर्क के साथ खंडों में विभाजित भौतिक लाइनों के स्विचिंग भौतिक बैंकों के इंटरलीविंग मोड के साथ भ्रमित न हों, जिसके कार्यान्वयन के लिए जटिल हार्डवेयर अनुकूली तर्क की उपस्थिति की आवश्यकता होती है और मेमोरी सबसिस्टम के सिग्नल ट्रेस की विशेष वायरिंग "स्विचिंग" पुनर्जनन और एक्सेस चक्र (पाइपलाइनिंग) की अनुमति देती है: जबकि एक तार्किक बैंक एक सामग्री अद्यतन चक्र से गुजरता है, दूसरा सक्रिय स्थिति में है और एक एक्सेस चक्र निष्पादित करता है। यह गैर-अनुकूलित तंत्र (प्रीफ़ेच) के सापेक्ष मेमोरी सबसिस्टम (वास्तविक थ्रूपुट सैद्धांतिक शिखर के करीब है) की दक्षता में सुधार करता है और प्रत्येक व्यक्तिगत बैंक की सामग्री के अद्यतन समय को "छिपाता" है।

इस प्रकार, 16Mbit या उससे कम की सरणी क्षमता वाले DRAM मेमोरी चिप्स एकल-ब्लॉक मैट्रिक्स (एक तार्किक बैंक) का उपयोग करते हैं। कुछ 16Mbit और सभी 32Mbit चिप्स में पहले से ही दो-बैंक आंतरिक आर्किटेक्चर है। 64Mbit और उससे अधिक की कोर क्षमता वाले डिवाइस चार-बैंक तार्किक संरचना में व्यवस्थित होते हैं, जो आंतरिक बैकबोन और I/O ट्रेस द्वारा अलग किए जाते हैं।

कोर लॉजिक ऐरे को चार भागों में विभाजित करने से आप सभी लॉजिक बैंकों को एक साथ प्रबंधित करने के लिए डाई चयन इंटरफ़ेस का उपयोग कर सकते हैं और प्रत्येक बैंक में एक बार में एक खुला पृष्ठ रखना संभव बना सकते हैं (यदि, निश्चित रूप से, एक स्वतंत्र डिज़ाइन संरचना का उपयोग किया जाता है)। इससे आवश्यक डेटा पंक्ति के स्थान के वास्तविक पते को बदलने की आवश्यकता के बिना पहुंच संभव हो जाती है और कॉलम पते एक ही चिप के भीतर सभी तार्किक बैंकों के बीच साझा किए जाते हैं। परिणामस्वरूप, नियंत्रक आवश्यक संचालन करते हुए अनुरोधों को एक आंतरिक बैंक से दूसरे में पुनर्निर्देशित कर सकता है। इन इंटरलीविंग डेटा को इंटरलीव्ड एक्सेस कहा जाता है, जो यह लाभ प्रदान करता है कि जब एक लॉजिकल बैंक बंद हो जाता है, तो डेटा दूसरे में/से प्रवाहित होता रहता है, जिससे एक सतत प्रवाह बनता है। इस प्रकार, एक पेज मिस होने की स्थिति में, लाइन पुनः लोड चरण एक सिस्टम-पारदर्शी ऑपरेशन है। हालाँकि, सभी तार्किक बैंकों को एक साथ खोलना (प्रत्येक में एक विशिष्ट पृष्ठ तक पहुँचना) असंभव है, क्योंकि इस मामले में सक्रियण आदेश न्यूनतम एक घड़ी चक्र की देरी के साथ जारी किए जा सकते हैं।

दूसरे शब्दों में, इंटरलीव्ड एक्सेस का मूल विचार एक बैंक से दूसरे बैंक तक पहुंच है, जब प्रत्येक बैंक में संबंधित पृष्ठ खुले होते हैं; इस क्षण के लिए सिस्टम रैम में उच्च स्तर की डेटा एकाग्रता की आवश्यकता होती है। आमतौर पर, वेकअप कमांड एक समय में एक बैंक खोल सकता है (प्रीफ़ेच) और फिर देरी टी आरसीडी + सीएल के बाद डेटा पढ़ सकता है। हालाँकि, एक बैंक को सक्रिय करने के लिए कमांड भेजने के लगभग तुरंत बाद, मेमोरी कंट्रोलर उसी चक्र में दूसरे को सक्रिय करने के लिए एक कमांड भेज सकता है, इस प्रकार अगला बैंक खुल जाता है। यदि नियंत्रक को ठीक से पता है कि किस डेटा को दूसरे बैंक में स्थानांतरित किया जाना चाहिए, तो वह पहले बैंक के डेटा पैकेट को ट्रैशिंग के बिना पढ़ने के लिए एक कमांड भेज सकता है (अपर्याप्त सिस्टम मेमोरी होने पर गहन डेटा ट्रांसफर का एक तरीका)। इस मामले में, चार शब्दों के पैकेट (BL=4) के बीच केवल एक चक्र (बैंक-टू-बैंक विलंबता) की देरी से एक बैंक से दूसरे बैंक में जाना संभव है। इसके अलावा, चार्ज संचय और बैंक समापन चरणों को "में निष्पादित किया जा सकता है" पृष्ठभूमि"इंटरलीव्ड बैंकों से डेटा पढ़ते समय।

तीन इंटरलीव मोड ज्ञात हैं: सामान्य (कोई इंटरलीव नहीं), दो-बैंक इंटरलीव (2-वे इंटरलीव, डेटा दो तार्किक बैंकों के बीच स्विच किया जाता है) और चार-बैंक इंटरलीव (4-वे इंटरलीव, डेटा चार तार्किक बैंकों के बीच स्विच किया जाता है)। लॉजिकल बैंक इंटरलीविंग मोड केवल तभी काम करता है जब क्रमिक रूप से अनुरोधित पते अलग-अलग बैंकों में हों; अन्यथा, डेटा लेनदेन सामान्य नो इंटरलीव योजना के अनुसार होता है। इस मामले में, सिस्टम को अनुरोध और पुनर्जनन चक्र की अवधि के लिए निष्क्रिय रहना होगा, जिसके बाद अनुरोध दोहराया जाएगा। हालाँकि, किसी विशिष्ट मोड के लिए समर्थन को किसी विशिष्ट एप्लिकेशन के स्तर पर भी लागू किया जाना चाहिए। सामान्य तौर पर, कोई भी प्रोग्राम जो प्रोसेसर कैश (आकार, प्रकार और पदानुक्रम) पर बहुत अधिक निर्भर होता है, पृष्ठ आकार सीमाओं के साधारण कारण से इंटरलीविंग मोड का इष्टतम उपयोग करने में सक्षम नहीं होता है, और कैश से डेटा खो सकता है। परिणामस्वरूप, बैंक इंटरलीविंग का प्रदर्शन पर नकारात्मक प्रभाव पड़ सकता है क्योंकि गलत खुले बैंक को अगले डेटा एक्सेस चक्र से पहले बंद करना होगा।

बैंक X/Y DRAM का समय

एक पैरामीटर जिसमें टी आरसीडी + टी आरपी + बैंक इंटरलीविंग का योग शामिल है और सर्किट में विभाजित है: एसडीआरएएम 8 x 10 एनएस, सामान्य, मध्यम, तेज़ और टर्बो सेटिंग्स "समान-नाम" प्रदर्शन के लिए अनुकूलित हैं, जो मदरबोर्ड निर्माता निर्धारित करता है BIOS में ही (पहले वर्णित "ऑटो कॉन्फ़िगरेशन" और "SDRAM कॉन्फ़िगरेशन" के समान एक योजना)। इस प्रकार, संबंधित BIOS सेटिंग्स के मान, जो मेमोरी कंट्रोलर नियंत्रण रजिस्टरों को एक निश्चित स्थिति में सेट करते हैं, आमतौर पर इस तरह दिखते हैं:

एसडीआरएएम मेमोरी सबसिस्टम की कुछ इष्टतम सेटिंग्स का समय

यह ध्यान रखना महत्वपूर्ण है कि 8x10, मीडियम और फास्ट एसडीआरएएम सेटिंग्स के बीच कोई अंतर नहीं है, क्योंकि उन सभी के मूल समय पैरामीटर समान हैं। एकमात्र अपवाद टर्बो है, जो टी आरसीडी को 2T (बस चक्रों की संख्या) तक कम कर देता है, जो ईएमएस एचएसडीआरएएम 150 मेगाहर्ट्ज चिप्स पर मॉड्यूल के अस्थिर संचालन का कारण बन सकता है। इससे भी महत्वपूर्ण बात यह है कि 4-वे बैंक इंटरलीविंग आरएएस # सिग्नल के सक्रिय समय को 5 क्लॉक चक्रों तक कम कर देता है, जिसके परिणामस्वरूप कुल बैंक चक्र समय 8T हो जाता है। प्रदर्शन के मामले में, नॉर्मल एसडीआरएएम 8x10, मीडियम और फास्ट से अलग नहीं है, लेकिन दिलचस्प परिणाम दिखाता है: चार-बैंक इंटरलीविंग सक्षम के साथ टी आरसीडी को 2T पर सेट करके, आप एक अस्थिर सिस्टम प्राप्त कर सकते हैं।

DRAM कमांड दर

पैरामीटर जो मेमोरी में प्रवेश करने वाले कमांड के लिए विलंब निर्धारित करता है (सीएमडी दर)। दरअसल, यह अवधारणा नियंत्रक द्वारा कमांड-एड्रेस जानकारी को डिकोड करने में देरी का पर्याय है। यह पैरामीटर स्थापित सिस्टम मेमोरी के कुल पता योग्य स्थान के आवश्यक भौतिक बैंक के चयन को छुपाता है। फिजिकल बैंक (फिजिकल लाइन) नियंत्रण उपकरण (मेमोरी कंट्रोलर) के डेटा बस की चौड़ाई द्वारा निर्धारित एक इंटरफ़ेस है। पारंपरिक सिंक्रोनस DRAM (SDRAM) चिप्स नियंत्रक डेटा इंटरफ़ेस के समानांतर जुड़े होते हैं, साथ में पंक्तियाँ बनाते हैं, जिनकी संख्या, विशेष रूप से, मेमोरी सबसिस्टम की लोड क्षमता को दर्शाती है। एक समय में केवल एक ही भौतिक बैंक तक पहुंचा जा सकता है, और आवश्यक बैंक का चुनाव एड्रेस डिकोडिंग द्वारा निर्धारित किया जाता है। यदि सिस्टम सिंगल-लाइन मेमोरी मॉड्यूल (एक भौतिक लाइन कॉन्फ़िगरेशन जिसमें मॉड्यूल में सभी मेमोरी चिप्स की डेटा बस की कुल चौड़ाई मेमोरी कंट्रोलर डेटा इंटरफ़ेस की चौड़ाई के बराबर है) से लैस है, तो कोई विकल्प नहीं है एक के अलावा अन्य. यदि सिस्टम दो-लाइन मॉड्यूल पर आधारित है, तो नियंत्रण डिवाइस को समझदारी से सही बैंक का चयन करना होगा (सीएस# कमांड, चिप चयन का उपयोग करके) जिसमें आवश्यक जानकारी हो। उदाहरण के लिए, दो-लाइन भौतिक संगठन के साथ दो मॉड्यूल (पूर्ण भौतिक बैंक अधिकतम लोड, जिस पर मॉड्यूल में सभी मेमोरी चिप्स की डेटा बस की कुल चौड़ाई मेमोरी नियंत्रक डेटा इंटरफ़ेस की चौड़ाई से दोगुनी है) पहले से ही चार संभव देता है विकल्प, जिनमें से एक सही होगा।

पता स्थान को डिकोड करने में अपेक्षाकृत लंबा समय लगता है (कुल मात्रा के अनुपात में)। स्थापित मेमोरीऔर सबसिस्टम संगठन), इसलिए, विभिन्न बुनियादी लॉजिक्स (उदाहरण के लिए, वीआईए अपोलो प्रो266 और केटी266) के डीडीआर इंटरफ़ेस के मेमोरी नियंत्रकों के पास, एक नियम के रूप में, ऑपरेटिंग मोड को अनुकूलित करने के लिए दो अलग-अलग प्रोग्रामयोग्य कमांड विलंब होते हैं अलग - अलग प्रकारउपयोग की गई मेमोरी और कॉन्फ़िगरेशन 1T या 2T। मानक ऑपरेटिंग मोड में, विलंब 2 चक्र है, जिसका अर्थ है कि क्रिस्टल चयन कमांड (CS#) संसाधित होने के बाद कमांड स्ट्रोब के दूसरे किनारे पर चिप में लॉक हो जाता है। इसके बाद, बैंक सक्रियण, रीडिंग और रिचार्जिंग कमांड को आवंटित निश्चित समय अंतराल में संसाधित किया जाता है। माना गया अतिरिक्त विलंब विशेष रूप से आरंभिक एक्सेस (जिसे रैंडम एक्सेस भी कहा जाता है) के मामले में लागू किया जाता है, यह ध्यान में रखते हुए कि बाद के सभी कमांड BIOS में निर्धारित विलंब के अनुसार कतारबद्ध हैं। इसलिए, किसी कमांड के आगमन में देरी का प्रभाव केवल रैंडम एक्सेस पर पड़ता है।

जैसा कि ऊपर उल्लेख किया गया है, रैंडम एक्सेस के दौरान, बैंक सक्रियण कमांड क्लॉक सिग्नल के दूसरे किनारे पर लॉक हो जाता है; यह पंजीकृत DIMM रजिस्टर चिप्स का उपयोग करके मेमोरी मॉड्यूल में उपयोग किया जाने वाला सटीक तंत्र है, जो सिंक्रोनाइज़ेशन सिस्टम पर लोड को कम करता है और भूमिका निभाता है पारगमन बफ़र्स जहां पता पुनर्वितरण होता है। रजिस्टरों का उपयोग कमांड का अनुवाद करने और 1 घड़ी चक्र की देरी के साथ मेमोरी चिप में उनके बाद के प्रसारण के लिए भी किया जाता है। इस मामले में, सीएमडी दर एक महत्वपूर्ण कारक है। उदाहरण के लिए, चार दो-लाइन पंजीकृत डीआईएमएम वाले सबसिस्टम में, मेमोरी कंट्रोलर केवल चार रजिस्टर चिप्स को नियंत्रित करता है, और विशेष रूप से प्रत्येक मेमोरी चिप को अलग से नहीं, जिसका मेमोरी सबसिस्टम पर मॉड्यूल द्वारा बनाए गए समग्र लोड पर सकारात्मक प्रभाव पड़ता है। असुविधा यह है कि रजिस्टर स्वयं, जैसा कि सिंक्रोनस सिस्टम में अपेक्षित है, मास्टर सिग्नल के साथ समन्वय में काम करते हैं, और कमांड-एड्रेस जानकारी 1T की देरी से प्रसारित होती है, जो क्लॉक सिग्नल के अगले किनारे पर प्रसारित होती है। इसलिए, सिस्टम में रजिस्टर चिप्स वाले मेमोरी मॉड्यूल का उपयोग करते समय 2T में सीएमडी रेट ऑपरेशन के लिए अनुकूलित नियंत्रक उम्मीद करते हैं कि पंजीकृत डीआईएमएम की तुलना में एक घड़ी चक्र पहले आउटपुट पर डेटा दिखाई देगा - इसलिए परिचालन त्रुटियां होती हैं। इस प्रकार, सामान्य रूप से डिज़ाइन किए गए सिस्टम में एक मेमोरी कंट्रोलर होना चाहिए जो पहले उल्लिखित 2T विलंबता को ध्यान में रखता है, जिसमें यह अतिरिक्त प्रतीक्षा चक्र शामिल है।

अनबफ़र्ड मेमोरी मॉड्यूल (अनबफ़र्ड डीआईएमएम) के लिए, नियंत्रक एक अतिरिक्त देरी चक्र को हटा देगा, जिससे कुल 1 चक्र कम हो जाएगा, जो इंगित करता है कि कमांड घड़ी सिग्नल के अगले किनारे पर अवरुद्ध है और प्रत्येक बाद के यादृच्छिक पहुंच के लिए एक घड़ी चक्र बचाता है स्मृति के लिए. बदले में, यह वास्तविक थ्रूपुट को बढ़ाता है जो इस बात पर निर्भर करता है कि मेमोरी बस कितनी व्यस्त है और कितने रैंडम एक्सेस किए गए हैं।

1T विलंबता के साथ कमांड को संसाधित करने की क्षमता मेमोरी बस घड़ी आवृत्ति, मेमोरी मॉड्यूल पर चिप्स की संख्या (जितनी अधिक चिप्स, नियंत्रक को आवश्यक एक का चयन करने के लिए उतना ही अधिक समय), गुणवत्ता जैसे कारकों पर निर्भर करती है। उपयोग किए गए मॉड्यूल की संख्या, सिस्टम में उपयोग किए जाने वाले मेमोरी मॉड्यूल की कुल संख्या (सीधे एक मॉड्यूल में माइक्रोसर्किट की संख्या से संबंधित) और नियंत्रक से मॉड्यूल की दूरी (नियंत्रक आउटपुट से मेमोरी चिप तक सिग्नल निशान की लंबाई) आउटपुट, संक्रमणों की संख्या को ध्यान में रखते हुए)।

विस्तृत जांच के बाद यह स्पष्ट हो जाता है सीएमडी पैरामीटरएकीकृत मेमोरी आर्किटेक्चर (नीचे अधिक) वाले सिस्टम में दर एक काफी महत्वपूर्ण कारक है, जिसमें अतिरिक्त डिस्प्ले कैश के बिना एक एकीकृत ग्राफिक्स नियंत्रक होता है। चूंकि मेमोरी सबसिस्टम की बैंडविड्थ सभी सबसिस्टम द्वारा साझा की जाती है, जिसमें अब वीडियो भी शामिल है, यह स्पष्ट हो जाता है कि बढ़ते रिज़ॉल्यूशन और रंग की गहराई के साथ, इस मामले में एकल सिस्टम रैम पर लोड रैखिक रूप से नहीं बढ़ता है।

एसडीआरएएम बैंक बंद नीति

सिंक्रोनस DRAM चिप के तार्किक बैंकों को बंद करने के संचालन पर नियंत्रण विशेष रूप से इस तथ्य के कारण पेश किया गया था कि एक निश्चित तार्किक संगठन वाले डिवाइस कुछ बुनियादी सेटों पर आधारित सिस्टम में पूरी तरह से सही ढंग से काम नहीं करते हैं। उदाहरण के लिए, i82815 बेसिक लॉजिकल सेट के FW82815 हब के हिस्से के रूप में स्थित मेमोरी कंट्रोलर, आपको अलग-अलग लॉजिकल बैंकों में एक साथ चार पेज खुले रखने की अनुमति देता है (चार-बैंक लॉजिकल संगठन वाली मेमोरी चिप के लिए इसका मतलब एक है) प्रत्येक बैंक के लिए पेज) मोटे तौर पर कहें तो यह तंत्र बैंक इंटरलीविंग के समतुल्य है। इसलिए, यदि कोई पृष्ठ हिट होता है, तो तर्क एक वैकल्पिक नीति चुनने का प्रयास करेगा (दूसरे शब्दों में, एक निश्चित निर्णय लें): बैंक और सभी खुले पृष्ठों को बंद करने का एक चरण निष्पादित करें, या केवल पृष्ठ को बंद करें (पृष्ठ बंद करें) जो चूक गया. यदि एक पृष्ठ को बंद करने का निर्णय लिया जाता है, तो अन्य पृष्ठ खुले रह सकते हैं, जिसके परिणामस्वरूप केवल अतिरिक्त 1 घड़ी चक्र विलंब के साथ बैंक-टू-बैंक पहुंच हो सकती है। यदि अनुरोधित डेटा एक खुले पृष्ठ में पाया जाता है, तो इसे तुरंत (निर्बाध रूप से) एक्सेस किया जा सकता है। हालाँकि, ये पैरामीटर सेटिंग्स एक निश्चित जोखिम से जुड़ी हैं, क्योंकि पेज मिस होने की स्थिति में, संबंधित लाइन रिचार्ज चक्र के लिए बंद हो जाएगी और पूर्ण सेट विलंब चक्र बीत जाने के बाद खुलेगी। यदि सभी बैंकों को बंद करने की नीति लागू की जाती है, तो बाद की पहुंच को निष्क्रिय (बेकार) माना जाएगा, क्योंकि अगले चक्र को शुरू करने का आदेश आने तक बैंकों को बंद नहीं किया जा सकता है। साथ ही, बैंक को बंद करने के बाद इसे पुनः सक्रिय करना आवश्यक है, जिसके लिए एक निश्चित संख्या में अतिरिक्त चक्रों की आवश्यकता होगी।

एसडीआरएएम सट्टा पढ़ें

एक पैरामीटर जो एसडीआरएएम-आधारित मेमोरी सबसिस्टम में आगे पढ़ने की अनुमति देता है (सक्षम करता है) या अक्षम करता है (अक्षम करता है)। इसका मतलब यह है कि इसे चालू करने से आप पता डिकोड होने (स्पष्ट रूप से निर्धारित) से थोड़ा पहले राइट इनेबल सिग्नल (WE#) जारी कर सकते हैं। यह मोड "सट्टा लीडऑफ़" के समान है और रीड ऑपरेशन के लिए समग्र समय विलंब को कम करता है। दूसरे शब्दों में, राइट इनेबल सिग्नल का आरंभीकरण (सेटिंग) उस पते के निर्माण के साथ लगभग एक साथ होता है जहां आवश्यक डेटा स्थित है। इसलिए, यदि यह पैरामीटर सक्षम है, तो नियंत्रक पहले से पढ़े गए सेल के पते को डिकोड करने से पहले WE# सिग्नल जारी करेगा, जिससे समग्र सिस्टम प्रदर्शन थोड़ा बढ़ जाएगा।

चारों ओर पढ़ें लिखें

डेटा बस एक द्विदिश इंटरफ़ेस है, लेकिन जानकारी एक समय में केवल एक ही दिशा में यात्रा कर सकती है। इसका मतलब यह है कि एक राइट कमांड को रीड कमांड द्वारा बाधित किया जा सकता है। औसतन, लिखने का कार्य कुल ट्रैफ़िक का केवल एक छोटा सा हिस्सा (लगभग 5-10%) लेता है, हालाँकि, सैद्धांतिक रूप से लिखा गया एक बिट भी उस समय किए जा रहे रीड ऑपरेशन में काफी देरी का कारण बन सकता है। इस समस्या से बचने के लिए, मेमोरी कंट्रोलर में एक विशेष संचयी RAW बफर (रीड अराउंड राइट) होता है, जहां जब इसे सक्रिय किया जाता है (सक्षम करें), तो लिखने के लिए डेटा जमा हो जाता है, और जब बस मुक्त हो जाती है, तो बफर से जानकारी स्थानांतरित हो जाती है वर्तमान ऑपरेशन को बाधित किए बिना DRAM सरणी। इसके अलावा, RAW बफ़र को एक अतिरिक्त मिनी-कैश के रूप में उपयोग किया जा सकता है जिसका उपयोग प्रोसेसर सिस्टम रैम तक पहुंच के बिना सीधे जानकारी प्राप्त करने के लिए कर सकता है। एसएमपी सिस्टम में स्टोरेज बफर भी एक काफी महत्वपूर्ण घटक है, क्योंकि इसका उपयोग मुख्य मेमोरी तक पहुंचने की आवश्यकता के बिना ट्रैकिंग तंत्र (सुसंगतता सुनिश्चित करना) और एजेंटों (प्रोसेसर) के बीच डेटा के वितरण को सरल बनाने के लिए किया जा सकता है।

एसडीआरएएम पीएच सीमा

SDRAM चिप के लॉजिकल बैंक पेज में हिट की संख्या पर सीमा। जैसे-जैसे मेमोरी चिप का आकार (या मेमोरी मॉड्यूल का आकार) बढ़ता है, प्रदर्शन पर ताज़ा चरणों का प्रभाव बढ़ता है। जैसा कि पहले कहा गया है, DRAM कोर की गतिशील प्रकृति के कारण पुनर्जनन आवश्यक है, क्योंकि कैपेसिटर स्पष्ट रूप से परिभाषित अवधि के बाद चार्ज (पढ़ें: डेटा) खो देता है। एक बार पृष्ठ खुलने के बाद, लेवल एम्पलीफायर केवल सीमित समय के लिए डेटा रख सकता है। यह सुनिश्चित करने के लिए कि डेटा की अखंडता बनी रहे क्योंकि इसे एक निश्चित अंतराल पर पंक्ति में वापस लौटाया जाता है, पृष्ठ के सक्रिय होने के समय पर एक सीमा लगाना आवश्यक है। इसलिए, कुछ चिपसेट के BIOS में (उदाहरण के लिए, AMD-750) आमतौर पर लाइन बंद होने तक प्रति पृष्ठ 8 और 64 हिट के बीच चयन करने में सक्षम होने के लिए एक संबंधित मेनू आइटम होता है। सिस्टम में मॉड्यूल की संख्या और उनके संगठन (प्रयुक्त मॉड्यूल की मात्रा और इस मॉड्यूल के भीतर चिप्स के तार्किक संगठन) के आधार पर, पृष्ठ पर हिट की संख्या के लिए प्रयोगात्मक रूप से इष्टतम मूल्य का चयन करना संभव है। चूंकि, सामान्य ऑपरेशन के तहत, इस बात की बहुत सीमित संभावना है कि अगला रीड कमांड पिछले वाले के समान पेज पर आएगा, प्रत्येक क्रमिक हिट के बाद पेज मिस होने की संभावना तेजी से बढ़ जाती है। यदि कोई लाइन खुली रहती है, तो उसे RAS# सिग्नल आने से पहले (अगली पंक्ति चयन कमांड जारी होने से पहले) बंद कर देना चाहिए, जो पेज पर हिट की स्पष्ट रूप से परिभाषित संख्या (जबरन पेज बंद होने) के बाद सबसे अच्छा विकल्प है। इसके अलावा, यह परिस्थिति मिस होने की स्थिति में होने वाली कुल देरी में से रिचार्ज करने के लिए आवश्यक विलंब चक्रों की एक निश्चित संख्या को हटा देती है। इसलिए, संसाधन-गहन अनुप्रयोगों में सर्वोत्तम प्रदर्शन प्राप्त करने के लिए, इस पैरामीटर को अधिकतम 16 मान पर सेट करने की अनुशंसा की जाती है।

कभी-कभी एक प्रकार का समान पैरामीटर PLT (पेज लाइफ-टाइम, एन्हांस पेज मोड टाइम) नाम से पाया जा सकता है। इस प्रकार, इन दृष्टिकोणों के बीच एक काफी बुनियादी अंतर है: पीएच सीमा के विपरीत, जो एक पृष्ठ पर लगातार हिट की संख्या को सीमित करता है और इसे बंद करने के लिए मजबूर करता है, पीएलटी में हिट सांख्यिकी काउंटर नहीं है, लेकिन यह निर्धारित करने के लिए एक तंत्र पर आधारित है कि कब एक लाइन बंद है. हालाँकि, टाइमर तभी सक्रिय होता है जब इंटरफ़ेस पूरी तरह से पढ़ने/लिखने की प्रक्रिया के बाद स्लीप स्थिति से बाहर निकल जाता है और काउंटर रीसेट हो जाता है। परिणामस्वरूप, पढ़ने/लिखने के आदेश अनुक्रम की लंबाई यह निर्धारित करती है कि कोई चूक होने तक पृष्ठ कितने समय तक सक्रिय स्थिति में रहता है।

एसडीआरएएम निष्क्रिय चक्र सीमा

कुछ BIOS का इंटरफ़ेस SDRAM चिप (कभी-कभी SDRAM आइडल टाइमर के रूप में संदर्भित) के निष्क्रिय चक्रों की संख्या पर एक सीमा का चयन करने की क्षमता प्रदान करता है, जो बैंक के गतिविधि चक्र की अवधि और उसके निष्क्रिय समय के अनुपात से निर्धारित होता है। दूसरे शब्दों में, यह वह समय है जिसके दौरान कोई पृष्ठ खुला रह सकता है, भले ही वर्तमान वेक कमांड उसे संबोधित न किया गया हो। यह पैरामीटर सीधे PH सीमा से संबंधित है और आमतौर पर 0 से 64 क्लॉक चक्र तक होता है, इसके बाद एक निरंतर लूप (इन्फिनिटी) होता है, जिसमें सैद्धांतिक रूप से लाइन लगातार खुली रह सकती है। इसका मतलब न केवल एक ही पृष्ठ पर लगातार हिट की संभावित संख्या निर्दिष्ट करना है, बल्कि एक निश्चित समय अंतराल के भीतर पढ़ने के अनुरोध प्राप्त नहीं होने पर किसी विशेष पृष्ठ को बंद करने के लिए नियंत्रक को प्रोग्राम करने की क्षमता भी है। जाहिर है, इस तंत्र में मुख्य बिंदु वह गति है जिस पर DOS क्रिस्टल पुनर्जनन कमांड (प्रीचार्ज, PRE) को निष्पादित करता है, जितनी तेजी से इसे निष्पादित किया जाता है, उतनी ही जल्दी डेटा प्राप्त किया जा सकता है यदि उस समय नियंत्रक को पढ़ने/लिखने का आदेश प्राप्त होता है एक मेमोरी लाइन जो रिचार्ज चक्र से गुजर रही है।

सामान्य तौर पर, निष्क्रिय चक्र अवधि का चुनाव काफी हद तक किए जा रहे कार्यों के प्रकार पर निर्भर करता है। विशिष्ट सर्वर-उन्मुख "भारी" अनुप्रयोगों में, जहां अधिकतर मनमानी पहुंच प्रबल होती है, पृष्ठ समापन नीति का उपयोग बहुत लाभकारी होता है (जितनी तेजी से एक पंक्ति बंद होती है, उतनी ही तेजी से दूसरी पंक्ति तक पहुंच संभव होती है), जो उपयोग करने की आवश्यकता को इंगित करता है न्यूनतम संभव अर्थ के साथ निष्क्रिय चक्र काउंटर। थ्रेडेड कार्यों में, जब लगातार खुला पृष्ठ प्रदर्शन बढ़ाता है, तो निष्क्रिय चक्रों के मूल्य को बढ़ाने की सिफारिश की जाती है। हालाँकि, आपको बहुत अधिक बहकावे में नहीं आना चाहिए, यह याद रखते हुए कि काउंटर वैल्यू किसी विशेष चिप की पुनर्जनन इंटरफ़ेस क्षमता से अधिक हो सकती है।

DRAM ड्राइव की ताकत

एक पैरामीटर (बफ़र ड्राइव स्ट्रेंथ के रूप में भी जाना जाता है) जो संबंधित नियंत्रण रजिस्टर की स्थिति को बदलकर आउटपुट सिग्नल लाइन बफ़र्स (प्रोग्रामेबल लोड) पर वर्तमान लोड के वितरण को नियंत्रित करता है, जिसमें बिट फ़ील्ड शामिल होते हैं जिनके माध्यम से नियंत्रित स्पष्ट रूप से परिभाषित मान होते हैं। बायोस. अंतिम लक्ष्य मेमोरी सबसिस्टम के प्रदर्शन या स्थिरता को बढ़ाना और बड़ी संख्या में अस्थिर संचालन के मामले में बस पर लोड को नियंत्रित करना है स्थापित मॉड्यूलभौतिक रेखा पर अधिकतम भार के साथ।

अनबफ़र्ड एसडीआरएएम डीआईएमएम में एक सीमित ऑपरेटिंग आवृत्ति होती है जो स्थिर संचालन बनाए रखती है। हालाँकि, जैसे-जैसे मॉड्यूल में चिप्स की संख्या बढ़ती है, मेमोरी बस पर कैपेसिटिव लोड बढ़ता है। इस परिस्थिति में एक निश्चित सिग्नल स्तर को बनाए रखने के लिए अधिक करंट की आवश्यकता होती है, क्योंकि एक विशिष्ट सिग्नल लाइन को आरसी सर्किट के रूप में (बल्कि सरलीकृत रूप से) दर्शाया जाता है, जहां, प्रतिरोध के एक निश्चित मूल्य के लिए, कैपेसिटेंस सीमित कारक है। इस प्रकार, यह पता चलता है कि कम स्थापित मेमोरी मॉड्यूल के साथ बेहतर प्रदर्शन और स्थिरता प्राप्त की जा सकती है - दूसरे शब्दों में, बस पर कम कैपेसिटिव लोड के साथ। दूसरी ओर, इसका मतलब बड़ी सूचना क्षमता और तार्किक संगठन (सिग्नल लाइन पर लोड को कम करने के लिए) के मेमोरी चिप्स वाले मॉड्यूल का उपयोग है, जो सभी बुनियादी तर्कों द्वारा समर्थित नहीं है; अधिकांश चिपसेट में प्रति 16 चिप्स की सीमा होती है पूर्ण भौतिक रेखा (दो भौतिक बैंक)। उदाहरण के लिए, विचाराधीन मुद्दे के परिप्रेक्ष्य से रजिस्टर चिप्स (रजिस्टर) और चरण-लॉक लूप सर्किट (पीएलएल) पंजीकृत डीआईएमएम का उपयोग करने वाले मेमोरी मॉड्यूल प्रति पूर्ण लाइन 36 मेमोरी चिप्स तक के उपयोग की अनुमति देते हैं, जबकि लोड को काफी कम करते हैं। कमांड-एड्रेस इंटरफ़ेस सबसिस्टम।

यदि इस पैरामीटर को भौतिक शर्तों के परिप्रेक्ष्य से माना जाता है, तो सबकुछ कैपेसिटिव लोड, पल्स किनारों और प्रतिबाधा मिलान (जेड ओ) पर आधारित है। छोटे परिवर्तनों के परिणामस्वरूप, हम लोड कैपेसिटेंस पर दी गई आवृत्ति पर प्रतिबाधा की निर्भरता प्राप्त करते हैं: Z o =U/I=1/(C*f)। चूँकि प्रतिबाधा सर्किट में सिग्नल के वोल्टेज और करंट पर निर्भर करती है, यह BIOS सेटिंग बस सिग्नल लाइन पर कैपेसिटिव लोड को अनुकूलित करते हुए, यू और आई के मूल्यों को बदलकर Z o को समायोजित कर सकती है। यदि आप निरंतर प्रतिरोध मान बनाए रखते हुए वोल्टेज और करंट को एक साथ बढ़ाते हैं, तो, निश्चित रूप से, सर्किट में खर्च होने वाली शक्ति भी बढ़ जाएगी। दूसरी ओर, यदि आप वोल्टेज स्तर को स्थिर रखते हैं, तो सर्किट में करंट बढ़ाकर, आप कुल प्रतिरोध को बढ़ा सकते हैं। मुख्य लक्ष्य स्रोत के आंतरिक प्रतिरोध को सिग्नल लाइन के स्वयं के प्रतिरोध और लोड प्रतिरोध (प्रतिरोध मिलान) के साथ मिलाना है। यह आपको दूसरे तरीके से सक्रिय स्तरों के बीच सिग्नल प्रतिबिंब और तिरछा (किनारे के आकार और अवधि को आदर्श बनाना) को कम करने, सिग्नल अखंडता में सुधार करने की अनुमति देता है। सिग्नल स्तर को कम करके (एसडीआरएएम के लिए मानक 3.3V है), उच्च और निम्न तर्क स्तरों के लिए शोर मार्जिन (शोर मार्जिन) कम हो जाता है। हालाँकि, प्रतिबाधा (प्रतिबाधा, Z o) का सबसे महत्वपूर्ण नियंत्रण कारक वर्तमान है। वर्तमान मान को बदलकर स्थिर स्तरसिग्नल वोल्टेज, आप प्रतिबाधा को नियंत्रित कर सकते हैं, जिसका अर्थ है कि आप एक विशिष्ट सिग्नल लाइन पर लोड को नियंत्रित कर सकते हैं।

पहली बार, वर्तमान लोड नियंत्रण Intel i82430HX और i82430TX के ट्राइटन श्रृंखला लॉजिक सेट में पाया गया है। इन सेटों के उत्तरी पुल में निहित DRAMEC (DRAM एक्सटेंडेड कंट्रोल रजिस्टर) नियंत्रण रजिस्टर, एड्रेस लाइन्स (MAD मेमोरी एड्रेस ड्राइव स्ट्रेंथ) पर सिग्नल स्तर के लिए जिम्मेदार है। दूसरे शब्दों में, यह 2 बिट DDECR रजिस्टर FW82439HX ब्रिज (i82430HX बेसिक सेट) और 10/16 के लिए 8/12 mA के मान पर MAA/MAB और MA/MWE# एड्रेसिंग लाइनों के आउटपुट बफ़र्स पर वर्तमान लोड को प्रोग्राम करता है। FW82439TX (i82430TX लॉजिक) के लिए mA। VIA के कुछ बुनियादी सेटों में (उदाहरण के लिए, KT133) एक व्यक्तिगत विस्तारित 8 बिट रजिस्टर पेश किया गया था, जो आपको न केवल पता लाइनों के आउटपुट बफ़र्स को प्रोग्राम करने की अनुमति देता है, बल्कि 12/24 mA मानों का उपयोग करने वाले अन्य लोगों को भी प्रोग्राम करने की अनुमति देता है। डेटा लाइनों (मेमोरी डेटा ड्राइव), कमांड्स (एसडीआरएएम कमांड ड्राइव), एड्रेस (मेमोरी एड्रेस ड्राइव) और स्ट्रोब्स (सीएएस # ड्राइव और आरएएस # ड्राइव) के साथ वर्तमान मानों को बदलकर, आप गति या स्थिरता बढ़ा सकते हैं मेमोरी सबसिस्टम.

विचाराधीन पैरामीटर का एक प्रकार का विशेष मामला आवृत्ति द्वारा प्रति पंक्ति भौतिक भार की सीमा है। उदाहरण के लिए, i82815xx श्रृंखला मुख्य बस की तुलना में उन्नत एसिंक्रोनस मोड में मेमोरी सबसिस्टम को संचालित करने की असंभवता के कारण मूल VIA सेट से भिन्न है (मुख्य बस/मेमोरी सबसिस्टम इंटरफ़ेस पर 66/100 मेगाहर्ट्ज का मामला एकमात्र अपवाद है, क्रमश)। उच्च-आवृत्ति बस पर संभावित हार्डवेयर मेमोरी विफलताओं को रोकने और भौतिक लाइन पर लोड बढ़ाने के लिए, डेवलपर ने नियंत्रक (बैंक सेंसर) में एकीकृत लाइन सेंसर पेश किए, जो कुल भौतिक भार निर्धारित करते हैं। एक तंत्र के माध्यम से प्रतिक्रियामेमोरी सबसिस्टम की लोड-फ़्रीक्वेंसी विशेषताओं का प्रबंधन व्यवस्थित किया जाता है: 133 मेगाहर्ट्ज की मुख्य बस (एफएसबी) आवृत्ति और चार भौतिक लाइनों सहित मेमोरी सबसिस्टम पर लोड के साथ, आवृत्ति संतुलन बनाए रखा जाता है। यदि कुल लोड चार भौतिक लाइनों से अधिक है, तो मेमोरी सबसिस्टम स्वचालित रूप से 100 मेगाहर्ट्ज ऑपरेटिंग मोड पर स्विच हो जाता है।

सिस्टम BIOS कैशेबल

एक पैरामीटर जो BIOS कैशिंग को सक्षम (सक्षम) या अक्षम (अक्षम) करने की अनुमति देता है। सिस्टम को बूट करने के बाद, ROM तक पहुँचने की कोई आवश्यकता नहीं है, क्योंकि सब कुछ प्रणाली व्यवस्थाऔर पैरामीटर रैम में लोड किए जाते हैं, इसलिए इस डेटा को कैश करना व्यावहारिक नहीं है। हालाँकि, इस विकल्प को सक्षम करने से कैशिंग क्षमता (बहुत) उत्पन्न होती है त्वरित ऐक्सेसआवश्यक डेटा के लिए) रैम में सिस्टम BIOS पते पर मेमोरी क्षेत्र। चूंकि BIOS में उपयोग की जाने वाली मेमोरी बहुत धीमी है, इसलिए इसे कॉपी करना संभव है BIOS सेटिंग्ससिस्टम मेमोरी के विशेष रूप से निर्दिष्ट क्षेत्र (F0000hFFFFFh) पर, लेकिन यह केवल तभी लागू होता है सिस्टम BIOSछायांकित (छाया)। लेकिन यदि कोई प्रोग्राम एड्रेस डेटा पर लिखने का प्रयास करता है, तो इसके परिणामस्वरूप वैश्विक सिस्टम त्रुटि हो सकती है।

वीडियो BIOS कैशेबल

पैरामीटर जो कैशिंग को नियंत्रित करता है वीडियो कार्ड BIOS, लेकिन केवल तभी काम करता है जब वीडियो BIOS छाया हुआ है (सक्षम स्थिति में वीडियो BIOS छाया आइटम)। इस पैरामीटर को सक्षम करने से रैम में वीडियो एडाप्टर BIOS पते C0000hC7FFFh पर मेमोरी क्षेत्र को कैश करना संभव हो जाता है, "सिस्टम BIOS कैशेबल" के समान, केवल इस बार वीडियो सबसिस्टम की सेटिंग्स कॉपी की जाती हैं। यदि कोई प्रोग्राम इन पतों पर लिखने का प्रयास करता है, तो सिस्टम एक त्रुटि संदेश प्रदर्शित करेगा। इस मामले में, प्रश्न में पैरामीटर सेट करने की सिफारिशें पिछले पैराग्राफ के समान हैं।

वीडियो रैम कैशेबल

पिछले दो मापदंडों के समान, जिसका रिज़ॉल्यूशन (सक्षम) आपको सिस्टम रैम (A0000hAFFFFh) में वीडियो मेमोरी की सामग्री को कैश करने की अनुमति देगा, जबकि वीडियो मेमोरी तक पहुंच की गति बढ़ाएगा और सिस्टम प्रदर्शन में थोड़ा सुधार करेगा।

8 बिट I/O पुनर्प्राप्ति समय

एक सेटिंग आइटम जो 8 बिट आईएसए इंटरफ़ेस उपकरणों के लिए पढ़ने/लिखने के ऑपरेशन के बाद पुनर्प्राप्ति समय को चित्रित करता है, तथाकथित I/O बस रिकवरी तंत्र। यह पैरामीटर बस घड़ियों में मापा जाता है और यह निर्धारित करता है कि I/O डिवाइस को पढ़ने/लिखने का अनुरोध जारी करने के बाद सिस्टम कितना विलंब सेट करेगा। यह विलंब आवश्यक है क्योंकि आईएसए इंटरफ़ेस उपकरणों के लिए पढ़ने/लिखने का चक्र पीसीआई परिधीय घटकों की तुलना में काफी लंबा है। इस पैरामीटर के लिए अनुशंसित डिफ़ॉल्ट मान 1 है, और इसे केवल तभी बढ़ाया जाना चाहिए जब आपके कंप्यूटर पर काफी धीमी आईएसए डिवाइस स्थापित हो। 1 से 8 घड़ी चक्र और NA (डिफ़ॉल्ट 3.5 घड़ी चक्र है) तक मान ले सकते हैं।

16 बिट I/O पुनर्प्राप्ति समय

16 बिट आईएसए इंटरफ़ेस उपकरणों के लिए पढ़ने/लिखने के ऑपरेशन के बाद पुनर्प्राप्ति समय को दर्शाने वाला एक पैरामीटर। पिछले पैरामीटर के अनुरूप, सेट करने के लिए अनुशंसित मान 1 है। यह 1 से 4 घड़ी चक्र और NA (डिफ़ॉल्ट 3.5 घड़ी चक्र है) से मान ले सकता है।

15M-16M पर मेमोरी होल

सिस्टम रैम के 15वें और 16वें मेगाबाइट के बीच के अंतराल में एक "छेद" (कुछ कॉन्फ़िगरेशन में यह 14x15 है)। इसका रिज़ॉल्यूशन (प्रयुक्त स्थान को सीधे सक्षम या निर्दिष्ट करना) आपको मेमोरी के रूप में लीगेसी आईएसए इंटरफ़ेस का उपयोग करके I/O डिवाइस तक पहुंचने की अनुमति देता है, जिससे उन तक पहुंच की गति बढ़ जाती है, लेकिन सिस्टम को रैम के आवंटित क्षेत्र का उपयोग करने से रोकता है, इसे जरूरतों के लिए आरक्षित करना स्थापित कार्डएक्सटेंशन. इसलिए, यदि कंप्यूटर में स्थापित परिधीय कार्ड के दस्तावेज़ीकरण में यह आवश्यक है तो आपको इस विकल्प को सक्षम करना चाहिए। अक्षम करना (अक्षम या कोई नहीं) आपको सभी सामान्य प्रोग्रामों को निर्दिष्ट मेमोरी क्षेत्र का उपयोग करने से बाहर करने की अनुमति देता है और सिस्टम को स्थापित सिस्टम रैम की पूरी मात्रा तक सीधी पहुंच प्रदान करता है।

वीजीए साझा मेमोरी आकार

पिछले पैरामीटर के विपरीत, यह सेटिंगचिपसेट में ही एकीकृत वीडियो सबसिस्टम की जरूरतों के लिए आरक्षित मेमोरी की विशेषता है। यूनिफाइड मेमोरी आर्किटेक्चर (यूएमए यूनिफाइड मेमोरी आर्किटेक्चर) एक अन्य समान मानक एसएमबीए (शेयर्ड मेमोरी बफर आर्किटेक्चर) का एक एनालॉग है। यूएमए का मूल विचार सिस्टम में मुख्य मेमोरी तक अलग पहुंच प्रदान करना है, जिससे समर्पित ग्राफिक्स बफ़र्स की आवश्यकता समाप्त हो जाती है, जहां एकीकृत ग्राफिक्स नियंत्रक को एक्सेस की आवश्यकता होने पर अंतर्निहित तर्क सिस्टम रैम को नियंत्रण सौंप देता है। यह सब सिस्टम के समग्र प्रदर्शन पर नकारात्मक प्रभाव डालता है, क्योंकि गैर-यूएमए संस्करण के सापेक्ष एकीकृत फ्रेम बफर इसे "धीमा कर देता है" (कभी-कभी गिरावट 15% तक पहुंच सकती है)। सैद्धांतिक रूप से, विचाराधीन तंत्र वर्तमान की आवश्यकताओं के आधार पर फ्रेम बफर के आकार में गतिशील परिवर्तन की अनुमति देता है चल रहा अनुप्रयोगहालाँकि, BIOS सेटअप में आवंटित राशि से आगे जाना लगभग असंभव है। इसलिए, आवश्यक वॉल्यूम निर्धारित करने के लिए, आवश्यक स्क्रीन रिज़ॉल्यूशन, रंग की गहराई और मेमोरी की अधिकतम संभव ग्रैन्युलैरिटी (सबसे छोटा परिवर्तन चरण) (0.5 एमबी) को ध्यान में रखते हुए, निम्न तालिका उपयोगी होगी:

सेट करने योग्य फ़्रेम बफ़र आकार

हालाँकि, यह ध्यान देने योग्य है कि फ़्रेम बफ़र के लिए आरक्षित मेमोरी की मात्रा को बदलने से 0.5 एमबी से अंकगणितीय प्रगति (2 एन) और इसकी अपनी "छत" तक के चरणों में अलग-अलग विसंगति हो सकती है, जो विशिष्ट द्वारा निर्धारित की जाती है। BIOS संस्करण. इसलिए, तालिका में संख्याएँ "संदर्भ" हैं और यह संभव है कि आवश्यक मात्रा को सटीक रूप से स्थापित नहीं किया जा सकता है, जिसके परिणामस्वरूप आवश्यक मात्रा के करीब (एक दिशा या किसी अन्य में) मूल्य निर्धारित करना आवश्यक होगा।

पीसीआई 2.1 समर्थन

विनिर्देशन के लिए समर्थन को परिभाषित करने वाला पैरामीटर पीसीआई बसें 2.1, जिसका समानांतर संचालन, "निष्क्रिय रिलीज" और "विलंबित लेनदेन" के अलावा, दो और तंत्रों की विशेषता है: मल्टी-ट्रांजेक्शन टाइमर (कई लेनदेन के लिए एमटीटी टाइमर, जो पीसीआई बस को नियंत्रित करने वाले उपकरणों को नियंत्रण बनाए रखने की अनुमति देता है) बस नियंत्रण प्रक्रिया को दोहराए बिना छोटे डेटा पैकेटों को स्थानांतरित करता है, जिससे प्रसंस्करण करते समय प्रदर्शन को बढ़ाना संभव हो जाता है, उदाहरण के लिए, वीडियो डेटा) और उन्नत निष्पादन रिकॉर्डिंग (ईईआर ने रिकॉर्डिंग प्रदर्शन में सुधार किया है, जो गहरे के उपयोग के माध्यम से प्राप्त किया जाता है) बफ़र्स, ऑपरेशन मर्जिंग और तेज़ DRAM रिफ्रेश, परिणामस्वरूप, राइट साइकल का सिस्टम प्रदर्शन पर कम प्रभाव पड़ता है, और जब मर्जिंग राइट्स, बाइट, वर्ड और डबल वर्ड साइकल को एक सिंगल मेमोरी राइट ऑपरेशन में संयोजित किया जाता है)। हालाँकि, विचाराधीन विनिर्देश में ये दो मोड डिफ़ॉल्ट रूप से सक्षम हैं और इन्हें नियंत्रित करने की आवश्यकता नहीं है। 2.1 विनिर्देश का यह संशोधन संस्करण 2.0 की समर्थित क्षमताओं का विस्तार करता है: 64 बिट पीसीआई उपकरणों को संचालित करने की क्षमता लागू की गई है, और एक पीसीआई-टू-पीसीआई ब्रिज तंत्र पेश किया गया है, जो आपको स्थापित पीसीआई इंटरफ़ेस की अधिकतम संख्या बढ़ाने की अनुमति देता है। परिधीय - अब 4 से अधिक हो सकते हैं। हालांकि, सबसे महत्वपूर्ण अंतर यह समवर्ती पीसीआई का एक विशिष्ट तंत्र है: बस अब एक बहु-लेन-देन टाइमर पर निर्भर करती है, जो छोटे लेकिन शक्तिशाली थ्रेड के लिए प्रदर्शन को अनुकूलित करती है, जो वास्तविक समय संचालन की सुविधा प्रदान करती है। , और इंटरफ़ेस पर डेटा विनिमय अधिक कुशलता से किया जाता है। बस मास्टर्स द्वारा शुरू की गई देरी कम हो गई है, जो प्रोसेसर और पीसीआई/आईएसए उपकरणों के कुशल एक साथ संचालन की सुविधा प्रदान करती है, क्योंकि अब प्रत्येक व्यक्तिगत पीसीआई स्लॉट में एक मास्टर की गुणवत्ता होती है (बस मास्टर मोड में संचालित होती है)।

दो अद्वितीय तंत्र भी दिलचस्प हैं जो पीसीआई और अन्य उपप्रणालियों के बीच डेटा विनिमय की दक्षता में सुधार करते हैं। इस प्रकार, सीपीयू-टू-पीसीआई राइट बफ़र डिवाइस के डेटा प्राप्त करने के लिए तैयार होने के बाद पीसीआई इंटरफ़ेस में पंक्तिबद्ध चार शब्दों तक लिखने की क्षमता प्रदान करता है। आमतौर पर, प्रोसेसर केवल पीसीआई को सीधे लिख सकता है और तब तक निष्क्रिय रहेगा जब तक कि डिवाइस प्राप्त करने के लिए तत्परता की पुष्टि करने वाली प्रतिक्रिया नहीं देता। दूसरे शब्दों में, उपयोग करना इस बफ़र काआपको प्रोसेसर स्टैंडबाय मोड में निष्क्रिय चक्रों (निष्क्रिय चक्र) की संख्या को काफी कम करने की अनुमति देता है।

पीसीआई-टू-डीआरएएम प्रीफेच मोड का उपयोग छोटे टुकड़ों को पुनः प्राप्त करने और वितरित करने के लिए सिस्टम रैम तक बार-बार पहुंच चरणों से बचने के लिए किया जाता है जिन्हें सुसंगत डेटा सरणी से पूर्व-चयनित किया जा सकता है। इसका मतलब यह है कि डेटा को तब तक लगातार बफर किया जाता है जब तक इसकी आवश्यकता न हो और इसे न्यूनतम विलंबता के साथ एक्सेस किया जा सके।

यदि स्थापित बोर्ड संस्करण 2.1 का अनुपालन नहीं करता है और ऑपरेशन के दौरान खराबी आती है तो "पीसीआई 2.1 सपोर्ट" पैरामीटर को बंद कर दिया जाना चाहिए। मैं गिरा बाह्य उपकरणोंपीसीआई 2.1 इंटरफ़ेस का उपयोग करें, इस पैरामीटर को सक्षम करने की अनुशंसा की जाती है।

निष्क्रिय रिलीज

निष्क्रिय रिहाई. ऑपरेशन का यह तरीका पीसीआई बस के कामकाज का एक प्रकार का "घोड़ा" है, संस्करण 2.0 से शुरू होकर यह इसके समानांतर संचालन का कार्यान्वयन है, जो गति बढ़ाने के लिए प्रोसेसर, पीसीआई और आईएसए इंटरफेस के बीच अधिक कुशल डेटा ट्रांसफर की अनुमति देता है। प्रोसेसर और अन्य पीसीआई प्रबंधन उपकरणों से इंटरलीव्ड बस एक्सेस की अनुमति देकर, सिस्टम अनुरोधों को संसाधित करना जारी रख सकता है, भले ही आईएसए डिवाइस से अनुरोध ने बस पर पूरी तरह से कब्जा कर लिया हो। दूसरे शब्दों में, प्रश्न में तंत्र ईआईएसए/आईएसए चक्र और सीपीयू-टू-पीसीआई (प्रोसेसर-टू-पीसीआई डिवाइस) कॉल की स्थिरता निर्धारित करता है, जो पीसीआई बस को फिर से परिभाषित करना संभव बनाता है और प्रोसेसर को सीधे इसे एक्सेस करने की अनुमति देता है और नियंत्रण जब्त करें. इसलिए, इस मोड को सक्षम करने से पीसीआई और आईएसए बसों से जुड़े परिधीय घटकों को कम सिस्टम संसाधनों का उपयोग करने की अनुमति मिल जाएगी।

विलंबित लेनदेन

विलंबित (स्थगित) लेनदेन। आईएसए इंटरफ़ेस पीसीआई बस घड़ी दर के 1/4 पर संचालित होता है, इसलिए इसमें बहुत अधिक विलंबता होती है। यदि कोई पीसीआई डिवाइस आईएसए डिवाइस के कब्जे में होने पर सिस्टम बस तक पहुंचने का प्रयास करता है, तो पीसीआई डिवाइस अस्थायी रूप से स्थानांतरित डेटा को एक विशेष बफर में लिख सकता है, जहां से डेटा को बाद में सिस्टम बस में निष्क्रिय तरीके से लिखने के लिए सेट किया जाता है। रिलीज़ चरण. इस मामले में, इंटरफ़ेस नियंत्रण डिवाइस स्वतंत्र रूप से पीसीआई बस का उपयोग कर सकते हैं, और आईएसए बस में डेटा ट्रांसफर बाद में पूरा किया जा सकता है। यह तंत्र बेहद प्रासंगिक है, उदाहरण के लिए, 8 बिट आईएसए इंटरफ़ेस डिवाइस तक ऐसी पहुंच का एक चक्र लगभग 50x60 पीसीआई बस चक्र लेता है। इसलिए, विलंबित लेनदेन पीसीआई और आईएसए बसों के अधिक कुशल उपयोग की अनुमति देता है, जिससे आईएसए इंटरफ़ेस परिधीय घटकों का सुचारू संचालन हो सकता है और आईएसए और पीसीआई बसों पर उपकरणों तक एक साथ पहुंच की अनुमति मिल सकती है। इस विकल्प को सक्षम करने से बढ़े हुए पीसीआई बस चक्र समय का समर्थन करने के लिए 32 बिट बफर का उपयोग करके इंटरफ़ेस स्थिरता की सुविधा मिलती है। हालाँकि, यदि सिस्टम में परिधीय ISA इंटरफ़ेस कार्ड स्थापित नहीं है, तो यह अनुशंसा की जाती है कि इस विकल्प को अक्षम कर दिया जाए।

पीसीआई विलंबता टाइमर

पीसीआई बस विलंब टाइमर। पीसीआई बस पर आरंभकर्ता (मास्टर) और लक्ष्य डिवाइस के पास वर्तमान लेनदेन में जोड़े जा सकने वाले प्रतीक्षा चक्रों की संख्या पर कुछ सीमाएं होनी चाहिए। इसके अलावा, अनुरोध आरंभकर्ता के पास एक प्रोग्राम करने योग्य टाइमर होना चाहिए जो अवधि के दौरान मास्टर एजेंट के रूप में बस में उसकी उपस्थिति को सीमित करता है अधिकतम भारइंटरफेस। इसी तरह की आवश्यकता उन पुलों पर लगाई जाती है जो लंबे समय तक पहुंच वाले उपकरणों (आईएसए, ईआईएसए, एमसी इंटरफेस) तक पहुंचते हैं, और इन पुलों को सख्त आवश्यकताओं के आधार पर डिजाइन किया जाना चाहिए ताकि कम गति वाले उपकरणों का समग्र प्रदर्शन पर महत्वपूर्ण प्रभाव न पड़े। पीसीआई बस.

यदि बस मास्टर के पास पढ़े गए डेटा को संग्रहीत करने के लिए पर्याप्त बफर क्षमता नहीं है, तो उसे बफर पूरी तरह से तैयार होने तक बस के लिए अपने अनुरोध को स्थगित करना होगा। एक लेखन चक्र में, स्थानांतरित किए जाने वाले सभी डेटा को बस एक्सेस चरण निष्पादित होने से पहले लिखे जाने के लिए तैयार होना चाहिए। उपलब्ध कराने के लिए अधिकतम प्रदर्शनपीसीआई इंटरफ़ेस डेटा को रजिस्टर-टू-रजिस्टर योजना का उपयोग करके स्थानांतरित किया जाना चाहिए। पीसीआई बस पर निर्मित सिस्टम में, कम विलंबता (सक्रिय मोड में बस पर एक एजेंट की उपस्थिति) और लेनदेन में सभी प्रतिभागियों के लिए उच्चतम प्रदर्शन प्राप्त करने के बीच हमेशा एक समझौता होता है। आमतौर पर, उच्चतम प्रदर्शन बस तक लंबे समय तक निरंतर (विस्फोट) डिवाइस पहुंच के साथ प्राप्त किया जाता है।

पीसीआई इंटरफ़ेस घटक के प्रत्येक विस्तार स्लॉट में सिस्टम बस तक निरंतर पहुंच प्राप्त करने के लिए स्पष्ट रूप से परिभाषित घड़ी चक्रों की संख्या होती है। इसे प्राप्त करने के क्षण से, प्रत्येक पहुंच प्रारंभिक देरी (जुर्माना) से जुड़ी होती है, और बस विलंबता चक्र (पीसीआई विलंबता) बढ़ने के साथ निष्क्रिय चक्रों और सक्रिय चक्रों की संख्या के बीच अनुपात में सुधार होता है। सामान्य तौर पर, विलंबता मानों की स्वीकार्य सीमा 8 की वृद्धि में 0 से 255 पीसीआई बस घड़ी चक्र तक होती है। इस विलंबता को नियंत्रित करने वाला रजिस्टर लिखने योग्य होना चाहिए यदि डिवाइस दो से अधिक चरणों में बस तक पहुंच प्राप्त कर सकता है, और उन डिवाइसों के लिए रीड-ओनली मोड में रहना चाहिए जो दो या उससे कम चरणों में अपनी पहुंच प्रदान करते हैं बैच मोड(इस मामले में हार्डवेयर टाइमर का मान 16 पीसीआई घड़ी चक्र से अधिक नहीं होना चाहिए)। उदाहरण के लिए, विलंबता को 64 से 128 बस चक्रों तक बढ़ाने से सिस्टम प्रदर्शन में 15% सुधार होना चाहिए (यदि विलंबता मान को 32 से 64 घड़ी चक्रों में बदल दिया जाए तो प्रदर्शन भी बढ़ जाता है)। यदि सिस्टम हब आर्किटेक्चर वाले चिपसेट का उपयोग करता है (उदाहरण के लिए, सभी इंटेल 8xx), तो BIOS सेटिंग्स में मौजूद पीसीआई लेटेंसी मान केवल पीसीआई-टू-पीसीआई/एजीपी ब्रिज पर लागू होता है, होस्ट-टू-पीसीआई पर नहीं। , चूंकि एमसीएच (लॉजिक सेट में शामिल मुख्य इंटरफेस के हब) पीसीआई लेटेंसी का समर्थन नहीं करते हैं।

एजीपी 2एक्स मोड

त्वरित ग्राफिक्स पोर्ट विनिर्देश में मूल रूप से शामिल है सामान्य आदेशमेमोरी में सीधे संचालन करने की क्षमता (DiME या DME Direct (in) Memory Execute), एक एड्रेसिंग पोर्ट (SBA साइडबैंड एड्रेसिंग) की उपस्थिति और सिस्टम RAM में थ्रू राइट मोड के उपयोग में अंतर के साथ PCI नियंत्रण ( तेजी से लिखें)।

DiME तंत्र का उपयोग करते हुए, AGP बस पर आधारित वीडियो एडेप्टर दो मोड में काम कर सकते हैं। डीएमए मोड में, नियंत्रक एक नियमित पीसीआई वीडियो डिवाइस की तरह व्यवहार करता है, बनावट को संग्रहीत करने और संचालन करने के लिए केवल अपनी स्थानीय मेमोरी का उपयोग करता है; DiME ऑपरेटिंग तंत्र अक्षम है। एक्ज़ीक्यूट मोड का उपयोग करते समय, नियंत्रक एक विशिष्ट पुनर्निर्देशन योजना (GART ग्राफ़िक एड्रेस रीमैपिंग टेबल) का उपयोग करके, गतिशील रूप से बनावट को संग्रहीत करने के लिए सिस्टम मेमोरी के हिस्से को "एकीकृत" करता है (यह "एजीपी एपर्चर मेमोरी साइज़" पैरामीटर में निर्दिष्ट वॉल्यूम है) 4KB पृष्ठों को पुनः असाइन करना। कुछ वीडियो नियंत्रक निर्माता DiME (AGP टेक्सचरिंग) के लिए समर्थन पेश नहीं करते हैं, केवल अनुकूलता के लिए AGP इंटरफ़ेस का उपयोग करते हैं, बल्कि केवल DMA मोड लागू करते हैं। वास्तव में, ऐसा त्वरक एक नियमित पीसीआई वीडियो एडाप्टर की तरह केवल "मैकेनिकल" अंतर के साथ काम करता है: ऑपरेटिंग आवृत्ति दोगुनी हो जाती है: एजीपी के लिए 66 मेगाहर्ट्ज बनाम पीसीआई के लिए 33 मेगाहर्ट्ज।

एक विशिष्ट एसबीए एड्रेसिंग पोर्ट, क्लॉक सिग्नल के उत्थान और पतन का उपयोग करके, मास्टर (संदर्भ) 66 मेगाहर्ट्ज को बढ़ाए बिना, एजीपी बस की परिणामी (जिसे "प्रभावी" भी कहा जाता है) आवृत्ति को बढ़ाने के लिए संभव बनाता है। एजीपी लेनदेन (एक पैकेट जिसके भीतर कई ऑपरेशन एक इकाई के रूप में किए जाते हैं) का उपयोग केवल बस मास्टरिंग मोड में किया जाता है, जबकि एक नियमित पीसीआई लेनदेन 5 क्लॉक चक्रों में चार 32 बिट शब्दों को स्थानांतरित कर सकता है (चूंकि पता पते/डेटा पर स्थानांतरित किया जाता है) प्रत्येक चार-शब्द पैकेट के लिए बसें), एक एजीपी लेनदेन डेटा के साथ-साथ पते को छोटे टुकड़ों में प्रसारित करने के लिए साइडबैंड का उपयोग कर सकता है। चार-शब्द पैकेट के प्रसारण के दौरान, पते के चार भाग अगले पैकेट चक्र के लिए प्रेषित होते हैं। चक्र के अंत में, उत्पन्न पैकेट के लिए पता और अनुरोध जानकारी पहले ही प्रसारित की जा चुकी है, इसलिए अगला चार-शब्द पैकेट तुरंत शुरू हो सकता है। इस प्रकार, एजीपी पीसीआई के लिए आवश्यक पांच के बजाय, 4 बस चक्रों में चार शब्दों को स्थानांतरित कर सकता है, जो 66 मेगाहर्ट्ज घड़ी आवृत्ति को ध्यान में रखते हुए, आदर्श रूप से 264 एमबीपीएस का शिखर थ्रूपुट देता है।

जानकारी को तेजी से स्थानांतरित करने के लिए, प्रोसेसर पहले सिस्टम मेमोरी में डेटा लिखता है, और ग्राफिक्स नियंत्रक इसे लाता है। हालाँकि, बड़ी मात्रा में डेटा स्थानांतरित करने के मामले में, सिस्टम मेमोरी बैंडविड्थ पर्याप्त नहीं हो सकता है, जिसके लिए एंड-टू-एंड ट्रांसफर मोड फास्ट राइट्स पेश किया गया है। यह प्रोसेसर को सिस्टम मेमोरी तक पहुंच के बिना डेटा को सीधे ग्राफिक्स कंट्रोलर में स्थानांतरित करने की अनुमति देता है, जो निश्चित रूप से ग्राफिक्स सबसिस्टम के प्रदर्शन को महत्वपूर्ण रूप से बढ़ा सकता है और मुख्य पीसी मेमोरी सबसिस्टम से कुछ लोड को राहत दे सकता है। हालाँकि, यह मोड सभी सिस्टम लॉजिक्स द्वारा समर्थित नहीं है; व्यक्तिगत चिपसेट के स्टेटस रजिस्टर की स्थितियाँ निम्नतम स्तर पर इसके उपयोग पर रोक लगाती हैं। इस प्रकार, राइट-थ्रू मोड वर्तमान में इंटेल (i820, i840, i850 और i845x श्रृंखला) और VIA (अपोलो 133A, KX133, KT133 और सभी बाद वाले) के कुछ चिपसेट में लागू किया गया है। इन निर्माताओं के सिस्टम लॉजिक i440xX, i810, i815, AMD-750, AMD-760 और AMD-760MPx इस मोड का समर्थन नहीं करते हैं।

एजीपी 2एक्स मोड आपको एजीपी इंटरफ़ेस पर डबल डेटा ट्रांसफर प्रोटोकॉल को सक्षम/अक्षम करने की अनुमति देता है। जैसा कि पहले ही उल्लेख किया गया है, एजीपी 1 एक्स विनिर्देश में डेटा ट्रांसफर 66 मेगाहर्ट्ज गेट का उपयोग करके क्लॉक सिग्नल के किनारे पर किया जाता है, जो 264 एमबीपीएस का पीक थ्रूपुट प्रदान करता है। एजीपी 2एक्स मोड को सक्षम करने से क्लॉक सिग्नल के किनारे और पूंछ पर 528 एमबीपीएस की सैद्धांतिक सीमा तक डेटा स्थानांतरित करके थ्रूपुट दोगुना हो जाता है। साथ ही, यह स्पष्ट है कि मूल तर्क और ग्राफिक्स नियंत्रक दोनों में AGP2X विनिर्देश के लिए समर्थन की आवश्यकता है। यदि सिस्टम अस्थिर है या ओवरक्लॉकिंग की योजना बनाई गई है तो इस मोड को अक्षम करने की अनुशंसा की जाती है (इसे एसिंक्रोनस एजीपी इंटरफ़ेस के साथ बुनियादी तर्कों के लिए ध्यान में नहीं रखा जाता है, उदाहरण के लिए, i850 और i845x श्रृंखला)।

एजीपी एपर्चर मेमोरी साइज

पीसीआई पर एजीपी इंटरफ़ेस का काल्पनिक लाभ, टाइमिंग स्कीम के अलावा, यह है कि यह सिस्टम रैम को पहले उल्लिखित DiME मोड का उपयोग करके डेटा स्टोरेज के लिए एकीकृत मेमोरी आर्किटेक्चर (UMA यूनिफाइड मेमोरी आर्किटेक्चर) के हिस्से के रूप में उपयोग करने की अनुमति देता है। ग्राफ़िक्स एडॉप्टर अपनी स्थानीय मेमोरी को दरकिनार करते हुए सीधे सिस्टम मेमोरी में डेटा तक पहुंच सकता है और उसके साथ काम कर सकता है। इस सुविधा के लिए ग्राफिक डेटा के संचालन के लिए सिस्टम रैम की स्पष्ट रूप से परिभाषित मात्रा के आवंटन की आवश्यकता होती है। जैसे-जैसे ग्राफिक्स नियंत्रक की स्थानीय वीडियो मेमोरी की मात्रा बढ़ती है, सिस्टम मेमोरी के हिस्से को आरक्षित करने की यह सुविधा, निश्चित रूप से, इसकी प्रासंगिकता खो देती है, जिसके परिणामस्वरूप आवंटित मुख्य मेमोरी की मात्रा का उपयोग करने के लिए कई सिफारिशें होती हैं।

सामान्य तौर पर, एपर्चर ग्राफिक्स मेमोरी के लिए आवंटित सिस्टम रैम एड्रेस स्पेस की सीमा का हिस्सा है। इस एपर्चर रेंज के भीतर आने वाले प्रमुख फ़्रेमों को अनुवाद की आवश्यकता के बिना एजीपी इंटरफ़ेस पर अग्रेषित किया जाता है। एजीपी एपर्चर आकार को अधिकतम उपयोग की गई एजीपी मेमोरी को दो (x2) प्लस 12 एमबी से गुणा करके परिभाषित किया गया है, इसका मतलब है कि उपयोग की गई एजीपी मेमोरी का आकार एजीपी एपर्चर के आधे से भी कम है। इस परिस्थिति को इस तथ्य से समझाया गया है कि सिस्टम को गैर-कैश्ड एजीपी मेमोरी, साथ ही संयुक्त रिकॉर्डिंग के लिए समान आकार का मेमोरी क्षेत्र और वर्चुअल एड्रेसिंग के लिए अतिरिक्त 12 एमबी की आवश्यकता होती है। भौतिक मेमोरी आवश्यकतानुसार तभी जारी की जाती है जब एपीआई (सॉफ्टवेयर परत) एक गैर-स्थानीय सतह बनाने के लिए उचित अनुरोध करता है। ऑपरेटिंग विंडोज़ सिस्टमउदाहरण के लिए, 9x वॉटरफॉल इफ़ेक्ट का उपयोग करता है, जहां सतहों को पहले स्थानीय मेमोरी में बनाया जाता है, और यदि यह भरा हुआ है, तो सतह निर्माण प्रक्रिया को एजीपी मेमोरी में स्थानांतरित किया जाता है, और फिर सिस्टम मेमोरी में। इस तरह, प्रत्येक एप्लिकेशन के लिए रैम का उपयोग स्वचालित रूप से अनुकूलित होता है, जहां एजीपी और सिस्टम मेमोरी का उपयोग तब तक नहीं किया जाता जब तक कि बिल्कुल आवश्यक न हो।

इष्टतम एपर्चर आकार निर्धारित करने के लिए स्पष्ट रूप से एक योजना देना बहुत मुश्किल है। हालाँकि, इष्टतम सिस्टम रैम आरक्षण निम्नलिखित सूत्र द्वारा निर्धारित किया जा सकता है: कुल सिस्टम रैम/(वीडियो रैम/2)। उदाहरण के लिए, 128 एमबी सिस्टम रैम वाले पीसी में 16 एमबी वीडियो मेमोरी वाले वीडियो एडाप्टर के लिए, एजीपी एपर्चर 128/(16/2) = 16 एमबी होगा, और एक पीसी में 64 एमबी वीडियो मेमोरी वाले वीडियो एडाप्टर के लिए 256एमबी सिस्टम रैम 256/(64/2)=8एमबी। यह फैसलावास्तव में यह एक प्रकार का सन्निकटन है, किसी भी स्थिति में, एपर्चर के लिए कम से कम 16एमबी आवंटित करने की अनुशंसा की जाती है। यह भी याद रखना चाहिए कि एपर्चर आकार (2 एन स्कीम का उपयोग करके, या 32/64 एमबी के बीच चयन करना) सीधे परिणामी प्रदर्शन से मेल नहीं खाता है, इसलिए इसे बड़े अनुपात में बढ़ाने से प्रदर्शन में सुधार नहीं होगा। आजकल, 128 × 256 एमबी के औसत सिस्टम रैम आकार के साथ, अंगूठे का नियम 64 एमबी से 128 एमबी के एजीपी एपर्चर आकार का होना है। 128एमबी "बाधा" से अधिक होने पर प्रदर्शन ख़राब नहीं होता है, लेकिन फिर भी "मानक" 64x128 एमबी पर बने रहना बेहतर है ताकि जीएआरटी तालिका का आकार बहुत बड़ा न हो जाए।

एक और "हेड-टू-हेड" अनुशंसा, जो कई व्यावहारिक प्रयोगों का परिणाम होने की अधिक संभावना है, BIOS क्षमताओं को ध्यान में रखते हुए, एजीपी एपर्चर मेमोरी साइज के लिए सिस्टम रैम की आधी मात्रा आवंटित की जा सकती है: 8/16/32/ 64/128/256 एमबी (2 एन चरणों वाली योजना) या 32/64 एमबी के बीच विकल्प। हालाँकि, छोटी (64 एमबी तक) और बड़ी (256 या अधिक से) मात्रा वाली रैम वाले सिस्टम में, यह नियम हमेशा काम नहीं करता है (दक्षता प्रभावित होती है), इसके अलावा, जैसा कि पहले उल्लेख किया गया है, आपको मात्रा को भी ध्यान में रखना होगा वीडियो कार्ड की स्थानीय रैम का ही। इसलिए, इस संदर्भ में अनुशंसाएँ BIOS की क्षमताओं को ध्यान में रखते हुए निम्नलिखित तालिका के रूप में प्रस्तुत की जा सकती हैं:

सिस्टम रैम की मात्रा पर एपर्चर आकार की निर्भरता

स्प्रेड स्पेक्ट्रम मॉड्यूलेटेड

क्लॉक सिग्नल जनरेटर (क्लॉक सिंथेसाइज़र/ड्राइवर) स्पंदन का एक स्रोत है, जिसके सीमित मान विद्युत चुम्बकीय हस्तक्षेप (ईएमआई इलेक्ट्रोमैग्नेटिक इंटरफेरेंस) उच्च आवृत्ति विद्युत चुम्बकीय विकिरण (हस्तक्षेप) बनाते हैं जो प्रसार माध्यम (ट्रांसमिशन) से परे प्रवेश करते हैं, मुख्य रूप से इसके कारण वाहक और मॉड्यूलेशन के लिए उच्च आवृत्तियों का उपयोग। ईएमआई प्रभाव दो या दो से अधिक आवृत्तियों के जुड़ने पर आधारित होता है, जिसके परिणामस्वरूप एक जटिल सिग्नल स्पेक्ट्रम बनता है। क्लॉक पल्स का स्पेक्ट्रल मॉड्यूलेशन (एसएसएम, अन्यथा एसएससी स्प्रेड स्पेक्ट्रम क्लॉक) आपको क्लॉक पल्स के संपूर्ण आवृत्ति स्पेक्ट्रम में सिस्टम के किसी भी कामकाजी घटक से निकलने वाले विद्युत चुम्बकीय विकिरण की सामान्य पृष्ठभूमि के नगण्य मूल्यों को समान रूप से वितरित करने की अनुमति देता है। दूसरे शब्दों में, एसएसएम आपको अपने स्पेक्ट्रम में कई दसियों किलोहर्ट्ज़ की आवृत्ति रेंज में काम करने वाले एक और अतिरिक्त सिग्नल को पेश करके उपयोगी सिग्नल की पृष्ठभूमि के खिलाफ उच्च-आवृत्ति हस्तक्षेप को "छिपाने" की अनुमति देता है (इस तरह की प्रक्रिया को मॉड्यूलेशन कहा जाता है)।

एसएसएम तंत्र को उच्च प्रकार की बस आवृत्ति के हार्मोनिक्स के हस्तक्षेप को कम करने के लिए डिज़ाइन किया गया है। सिग्नल सिद्धांत कहता है कि सिग्नल लाइन में एक निश्चित आवृत्ति पर, कोई भी तरंग उच्च प्रकार के हार्मोनिक दोलन उत्पन्न करती है, जो जमा होने पर बाद में मुख्य सिग्नल के लिए हस्तक्षेप बन सकती है। इस समस्या से निपटने का एक तरीका मुख्य सिग्नल को प्रभावित करना है निश्चित आवृत्तिमॉड्यूलेटिंग दोलन बहुत कम हैं, जो संदर्भ मूल्य के नाममात्र मूल्य के ±1% की भिन्नता का परिणाम है। आम तौर पर, एसएसएम को लागू करने में दो अलग-अलग मानों का उपयोग होता है, जिसके लिए नाममात्र आवृत्ति संदर्भ होती है, या संदर्भ के लिए मौलिक आवृत्ति को अधिकतम (कम प्रोफ़ाइल मॉड्यूलेशन) के रूप में सेट करना होता है। वास्तव में, इसके कई कारण और तरीके हैं।

यह इस तथ्य पर आधारित है कि जैसे-जैसे ऑपरेशन की आवृत्ति बढ़ती है, इलेक्ट्रॉनिक घटक विद्युत चुम्बकीय हस्तक्षेप उत्सर्जित करते हैं, जो बदले में, अन्य उपकरणों से संकेतों में हस्तक्षेप का कारण बन सकते हैं। चूंकि कोई भी उपकरण जो विदेशी सिग्नल हस्तक्षेप सीमा से अधिक है, उसे संघीय संचार आयोग (एफसीसी) द्वारा प्रमाणित नहीं किया जाएगा, ईएमआई स्तर निर्धारित करने के लिए उपयोग की जाने वाली विधियों को समझना महत्वपूर्ण है। आरंभ करने के लिए, परीक्षण के तहत डिवाइस को रेडियो रिसीवर मोड में डाल दिया जाता है और रिसेप्शन आवृत्ति रेंज को एक विस्तृत स्पेक्ट्रम में निर्धारित किया जाता है, जो वीडियो और ऑडियो सिग्नल के साथ हस्तक्षेप को मापता है। परीक्षण के तहत डिवाइस की बैंडविड्थ संवेदनशीलता 1 मेगाहर्ट्ज के क्रम में निर्धारित की जाती है। यदि मौलिक ऑपरेटिंग आवृत्ति को संशोधित किया जाता है, तो बैंडविड्थ को सामान्य 4 x 5 मेगाहर्ट्ज से अधिक तक विस्तारित किया जाता है, विद्युत चुम्बकीय हस्तक्षेप स्पेक्ट्रम बदल जाता है: तेज तेज चोटियों (अनमॉड्यूलेटेड ईएमआई का सामान्य रूप) के बजाय, तथाकथित "गॉसियन घंटियाँ" दिखाई देती हैं ( गॉसियन वितरण द्वारा वर्णित वक्र द्वारा ऊपर सीमित एक सिग्नल आकार), जिसके परिणामस्वरूप परिणामी सिग्नल आयाम काफी छोटा हो जाता है (अनमॉड्यूलेटेड वाहक आवृत्ति, वाहक सिग्नल के आयाम का 1/3 x 1/4)। हालाँकि, इसके बावजूद ऊर्जा स्थिर रहती है। जैसे-जैसे पल्स की चौड़ाई बड़ी होती जाएगी और ऊर्जा संरक्षण के नियम को पूरा करना होगा, इस सिग्नल का आयाम छोटा होगा।

स्पेक्ट्रम मॉड्यूलेशन को सक्षम करने से आस-पास के उच्च-आवृत्ति घटकों के क्लस्टरिंग के कारण होने वाली ईएमआई को कम किया जा सकता है और परिचालन स्थिरता में सुधार हो सकता है। ऐसे मामलों में जहां असामान्य स्थितियों का उपयोग किया जाता है ("ओवरक्लॉकिंग"), एसएसएम को सक्षम करने से इस तथ्य के कारण अस्थिर सिस्टम ऑपरेशन हो सकता है कि वर्तमान में उपयोग किए जाने वाले बड़े गुणक के साथ, ±0.5% मॉड्यूलेशन एक के लिए 10 मेगाहर्ट्ज जितना अंतर पैदा कर सकता है। मॉड्यूलेशन चक्र. दूसरे शब्दों में, यदि प्रोसेसर अधिकतम आवृत्ति पर काम करता है, तो इसे 10 मेगाहर्ट्ज तक बढ़ाना घातक हो सकता है, इसलिए, जब सिस्टम असामान्य ऑपरेटिंग परिस्थितियों (ओवरक्लॉकिंग) के तहत काम कर रहा है, तो एसएसएम का उपयोग करने की दृढ़ता से अनुशंसा नहीं की जाती है (अक्षम करें)।

डीआईएमएम/पीसीआई क्लॉक का स्वत: पता लगाएं

सिस्टम के सामान्य संचालन के दौरान, ड्राइवर से क्लॉक सिग्नल मेमोरी और पीसीआई इंटरफेस के लिए सभी विस्तार स्लॉट के माध्यम से प्रेषित होते हैं। प्रत्येक व्यक्तिगत स्लॉट और उसके पिन का अपना अधिष्ठापन, प्रतिबाधा और समाई होती है, जिसके परिणामस्वरूप घड़ी सिग्नल का क्षीणन और क्षीणन होता है। इसके अलावा, तृतीय-पक्ष सिग्नल ईएमएफ (इलेक्ट्रिक मोशन फोर्स, ईएमएफ) और ईएमआई का एक स्रोत हैं। यह पैरामीटर मेमोरी मॉड्यूल और पीसीआई इंटरफ़ेस एडेप्टर की ऑपरेटिंग आवृत्ति को स्वचालित रूप से निर्धारित और समायोजित करने में मदद करता है। इसे सक्षम करना (सक्षम करना) आपको सिस्टम में स्थापित घटकों पर विद्युत चुम्बकीय हस्तक्षेप के प्रभाव को कम करने की अनुमति देता है, जो बदले में, पूरे सिस्टम की समग्र स्थिरता को बढ़ाता है।

सारांश

तो, एक बात स्पष्ट है: एक विशिष्ट उच्च गति और अत्यंत विश्वसनीय प्रणाली केवल पर्याप्त उच्च गुणवत्ता वाली मेमोरी का उपयोग करके प्राप्त की जा सकती है। इसका मतलब यह है कि फिलहाल आधुनिक मेमोरी, उदाहरण के लिए, एसडीआरएएम, को सभी को सख्ती से संतुष्ट करना होगा तकनीकी आवश्यकताएं, कम से कम, PC100 विनिर्देशन के ढांचे के भीतर आगे रखा जाए। पीसी133 की आवश्यकताओं को पूरा करने वाली मेमोरी खरीदने पर, आपको एक अतिरिक्त गारंटी मिलती है कि पहले वर्णित मापदंडों को सुरक्षित रूप से अनुशंसित न्यूनतम (अधिकतम) पर सेट किया जा सकता है और सबसे तेज़ और साथ ही विश्वसनीय सिस्टम प्राप्त किया जा सकता है। प्रत्येक मेमोरी मॉड्यूल, साथ ही सिस्टम (मदरबोर्ड) अपने तरीके से "ओवरक्लॉकिंग क्षमता" और दोष सहनशीलता की डिग्री निर्धारित करता है। इसीलिए निर्धारित किए जाने वाले मापदंडों के संबंध में स्पष्ट सिफारिशें देना लगभग असंभव है। लेकिन, दूसरी ओर, एक तैयार सेटअप योजना है, जिसका पालन करते हुए, आप कुछ समय बिताने के बाद, अपना खुद का सिस्टम बना सकते हैं जो अधिकतम प्रदर्शन और गारंटीकृत संचालन प्रदान करता है। BIOS में सेट की गई सेटिंग्स के साथ मेमोरी मॉड्यूल और समग्र रूप से सिस्टम कैसे व्यवहार करेगा, इस सवाल का उत्तर केवल एक विशिष्ट ओएस और विशेष परीक्षण पैकेज द्वारा ही दिया जा सकता है जो मेमोरी सबसिस्टम को काफी भारी लोड करने में सक्षम हैं, इसे अच्छी तरह जांचें और संभावित विफलताओं या त्रुटियों को इंगित करें। दूसरे शब्दों में, पहले वर्णित सभी मापदंडों का केवल ज्ञान और समझ, साथ ही धैर्य और समय ही आपको उपलब्धि हासिल करने की अनुमति देगा वांछित परिणामकिसी भी पीसी उपयोगकर्ता के पोषित लक्ष्य को प्राप्त करने में: गुणवत्ता/प्रदर्शन अनुपात के आदर्श सबसे तेज और सबसे दोष-सहिष्णु प्रणाली को इकट्ठा करना।

www.jedec.org

कंप्यूटर में रैम स्थापित है, जिसे इसकी विशेषताओं के अनुसार 2666 मेगाहर्ट्ज की घड़ी आवृत्ति पर काम करना चाहिए, और मदरबोर्ड स्वचालित रूप से इसे 2133 तक कम कर देता है। आइए अधिक विस्तार से जानें कि विनिर्देशों में बताई गई रैम आवृत्ति को कैसे बदला जाए।

मदरबोर्ड विनिर्देशों की जाँच करना

रैम चुनते समय, हम न केवल DDR3 या DDR4 प्रकार पर ध्यान देते हैं, बल्कि घड़ी की आवृत्ति पर भी ध्यान देते हैं। एक नियम के रूप में, हम अधिकतम आवृत्ति वाले रैम मॉड्यूल का चयन करते हैं, बशर्ते कि मदरबोर्ड इस डेटा ट्रांसफर दर का समर्थन करता हो।

लेकिन ऐसा हो सकता है कि जब DDR4 कनेक्ट हो, तो 2666 मेगाहर्ट्ज को 2133 मेगाहर्ट्ज पर डाउनग्रेड किया जा सकता है। ऐसा क्यों होता है और क्या करना चाहिए?

कमी का कारण यह हो सकता है कि मदरबोर्ड इतनी तेज़ रैम के साथ संगत नहीं है और स्वचालित रूप से इसे इसके इष्टतम मूल्य तक कम कर देता है।

इस मामले में, हम कुछ नहीं करेंगे - रैम मॉड्यूल डेटा विनिमय गति पर काम करेगा जिसे मदरबोर्ड यथासंभव समर्थन करता है। उदाहरण के लिए, यदि हम DDR4 2666 मेगाहर्ट्ज स्ट्रिप्स को कनेक्ट करते हैं, और "प्लेट" 2133 से अधिक का समर्थन नहीं करता है, तो आवृत्ति अधिकतम मूल्य तक कम हो जाएगी। यानी DDR4 2666 MHz DDR4 2133 की तरह काम करेगा.

सबसे पहले, विशिष्टता की जाँच करें सिस्टम डिवाइसनिर्देशों में या निर्माता की वेबसाइट पर।

उदाहरण के लिए, मेरा मदरबोर्ड DDR4 2666/2400/2133 को सपोर्ट करता है। लेकिन, इसके बावजूद, 2666 पर मॉड्यूल कनेक्ट करते समय यह विनिमय दर को 2400 तक कम कर देता है।

ऐसा अक्सर होता है क्योंकि निर्माता ने "सुरक्षित" सेटिंग्स सेट की हैं। अधिकतम मान का उपयोग करने के लिए, इसे स्वयं सेट करें.

RAM आवृत्ति को मैन्युअल रूप से बदलना

यदि आप आश्वस्त हैं कि डिवाइस एक ऐसी आवृत्ति का समर्थन करता है जो खरीदी गई रैम स्ट्रिप के साथ संगत है, और, फिर भी, इसे कम मूल्य पर कम कर देता है, तो आप इसे मैन्युअल रूप से बदल सकते हैं।

बायोस/यूईएफआई सेटिंग्स में संबंधित परिवर्तन किए जाने चाहिए।

यदि आपके कंप्यूटर पर विंडोज 10 स्थापित है, तो स्टार्ट मेनू को निकालने के लिए Shift कुंजी दबाए रखें, "बंद करें" बटन पर क्लिक करें और "पुनरारंभ करें" चुनें।

एक्शन चुनें स्क्रीन प्रकट होती है। समस्या निवारण - उन्नत विकल्प - बूट विकल्प - यूईएफआई फर्मवेयर विकल्प चुनें।

यदि यह विकल्प काम नहीं करता है, या सिस्टम को लंबे समय तक अपडेट नहीं किया गया है, तो आप कंप्यूटर बूट होने पर संबंधित कुंजी दबाकर सामान्य तरीके से BIOS में प्रवेश कर सकते हैं। जब आप कंप्यूटर चालू करते हैं, तो पहली स्क्रीन पर "सेटअप दर्ज करने के लिए DEL दबाएं" या इसी तरह का संदेश प्रदर्शित होगा, जो उस कुंजी को इंगित करेगा जिसे बायोस में प्रवेश करने के लिए दबाया जाना चाहिए।

जब आप बायोस/यूईएफआई दर्ज करते हैं, तो आइटम "DRAM फ़्रीक्वेंसी" या "मेमोरी फ़्रीक्वेंसी" ढूंढें। यह मदरबोर्ड निर्माता के आधार पर विभिन्न टैब में स्थित हो सकता है।

ननिहाल में एमएसआई बोर्ड"OS" अनुभाग में स्थित है; गीगाबाइट के लिए यह M.I.T - उन्नत फ़्रीक्वेंसी सेटिंग्स में स्थित है।

या आप तब तक सभी उपलब्ध टैब ब्राउज़ कर सकते हैं जब तक आपको "DRAM फ़्रीक्वेंसी" न मिल जाए। जब आपको यह टैब मिलता है, तो इसमें पहले से ही चयन के विकल्प मौजूद होते हैं (उदाहरण के लिए, DDR4-2666, 2400, 2133)।

वह मान सेट करें जिस पर RAM चल रही है।

स्थापना के बाद, परिवर्तनों को सहेजें। जाओ मुख्य स्क्रीनबायोस / यूईएफआई, "सेटिंग्स सहेजें और रीबूट करें" चुनें। रीबूट करने के बाद, रैम अपनी इष्टतम गति से चलेगी।

यदि आपको टैब नहीं मिल रहा है मैन्युअल सेटिंग्स, फिर X.M.P. फ़ंक्शन देखें। जब आप फ़ंक्शन को सक्षम करते हैं, तो अधिकतम कंप्यूटर प्रदर्शन प्राप्त करने के लिए आवृत्ति स्वचालित रूप से इष्टतम पर स्विच हो जाएगी।

हर कोई नहीं जानता कि केवल कंप्यूटर में रैम स्थापित करना ही पर्याप्त नहीं है। इसे सेट अप करना और ओवरक्लॉक करना उपयोगी है। अन्यथा, यह मापदंडों में निर्दिष्ट न्यूनतम दक्षता प्रदान करेगा। यहां यह विचार करना महत्वपूर्ण है कि कितनी स्ट्रिप्स स्थापित करनी हैं, उन्हें स्लॉट्स के बीच कैसे वितरित करना है, और BIOS में पैरामीटर कैसे सेट करना है। नीचे आपको रैम स्थापित करने के बारे में युक्तियाँ मिलेंगी, जानें कि कैसे ठीक से स्थापित करें, कॉन्फ़िगर करें, आदि।

जब उपयोगकर्ता रैम के प्रदर्शन और गति को बढ़ाना चाहते हैं तो पहला सवाल यह उठता है कि क्या विभिन्न निर्माताओं से आवृत्ति में भिन्न मेमोरी मॉड्यूल को कंप्यूटर में स्थापित करना संभव है? कंप्यूटर में रैम कैसे स्थापित करें, यह तय करते समय, एक ही निर्माता से समान आवृत्ति वाले मॉड्यूल खरीदना बेहतर होता है।

सैद्धांतिक रूप से, यदि आप विभिन्न आवृत्तियों के मॉड्यूल स्थापित करते हैं, तो रैम काम करती है, लेकिन सबसे धीमे मॉड्यूल की विशेषताओं पर। अभ्यास से पता चलता है कि असंगति की समस्याएँ अक्सर उत्पन्न होती हैं: पीसी चालू नहीं होता है, ओएस क्रैश हो जाता है।

इसलिए, यदि आप कई स्ट्रिप्स स्थापित करने की योजना बना रहे हैं, तो 2 या 4 मॉड्यूल का एक सेट खरीदें। समान चिप्स में समान ओवरक्लॉकिंग संभावित पैरामीटर होते हैं।

मल्टीचैनल मोड की उपयोगिता

एक आधुनिक कंप्यूटर मल्टी-चैनल रैम ऑपरेशन का समर्थन करता है, जिसमें न्यूनतम 2 चैनल सुसज्जित होते हैं। तीन-चैनल मोड वाले प्रोसेसर प्लेटफ़ॉर्म हैं, और अन्य चार-चैनल मोड के लिए आठ मेमोरी स्लॉट वाले हैं।

जब डुअल-चैनल मोड सक्षम होता है, तो प्रोसेसर का प्रदर्शन 5-10% बढ़ जाता है, और ग्राफिक्स एक्सेलेरेटर का प्रदर्शन 50% तक बढ़ जाता है। इसलिए, एक सस्ते गेमिंग डिवाइस को भी असेंबल करते समय, कम से कम दो मेमोरी मॉड्यूल स्थापित करने की सिफारिश की जाती है।

यदि आप दो रैम मॉड्यूल कनेक्ट कर रहे हैं, और कंप्यूटर में स्थापित बोर्ड 4 डीआईएमएम स्लॉट से सुसज्जित है, तो इंस्टॉलेशन क्रम का पालन करें। दोहरे चैनल मोड को सक्षम करने के लिए, कंप्यूटर में मॉड्यूल स्थापित करें, बोर्ड कनेक्टर को एक के माध्यम से वैकल्पिक करें, यानी उन्हें 1 और 3 में रखें या कनेक्टर 2 और 4 का उपयोग करें। दूसरा विकल्प अक्सर सुविधाजनक होता है, क्योंकि अक्सर पहला रैम स्लॉट अवरुद्ध हो जाता है प्रोसेसर कूलर. यदि रेडिएटर लो प्रोफाइल हैं, तो यह समस्या उत्पन्न नहीं होगी।

आप जांच सकते हैं कि डुअल-चैनल मोड AIDA64 एप्लिकेशन के माध्यम से जुड़ा है या नहीं। "टेस्ट कैश और मेमोरी" आइटम पर जाएं। उपयोगिता आपको ओवरक्लॉकिंग से पहले रैम के प्रदर्शन की गणना करने में भी मदद करेगी, देखें कि ओवरक्लॉकिंग प्रक्रिया के बाद मेमोरी और इसकी विशेषताएं कैसे बदल गई हैं।

आवृत्ति और समय निर्धारित करना

रैम को ओवरक्लॉक करने के लिए, आपको यह जानना होगा कि कैसे। जब आप अपने कंप्यूटर में रैम स्थापित करते हैं, तो रैम संभवतः प्रोसेसर के तकनीकी मापदंडों में उपलब्ध न्यूनतम संभव आवृत्ति पर काम करेगी। अधिकतम आवृत्ति को सेट करने की आवश्यकता है, मदरबोर्ड BIOS के माध्यम से कॉन्फ़िगर किया गया है, या मैन्युअल रूप से, गति बढ़ाने का एक तरीका है इंटेल प्रौद्योगिकीएक्सएमपी, लगभग सभी बोर्डों द्वारा समर्थित, यहां तक ​​कि एएमडी द्वारा भी।

जब आप इसे मैन्युअल रूप से 2400 मेगाहर्ट्ज पर सेट करते हैं, तो मेमोरी इस आवृत्ति के लिए मानक समय पर काम करेगी, जो 11-14-14-33 है। लेकिन हाइपरएक्स सैवेज मॉड्यूल कम समय पर स्थिर संचालन का सामना करते हैं उच्च आवृत्ति 2400 मेगाहर्ट्ज पर, यह अनुपात (उच्च आवृत्तियों के साथ कम समय) उच्च रैम प्रदर्शन की गारंटी है।

इंटेल द्वारा विकसित एक उपयोगी तकनीक - एक्सट्रीम मेमोरी प्रोफाइल - आपको प्रत्येक समय को मैन्युअल रूप से सेट करने से बचने की अनुमति देती है; दो क्लिक में आप निर्माता द्वारा तैयार किए गए प्रोफाइल में से इष्टतम प्रोफ़ाइल का चयन करते हैं।

मेमोरी ओवरक्लॉकिंग

हमने ऊपर कहा कि रैम स्ट्रिप्स को सही ढंग से स्थापित करना भी पर्याप्त नहीं है। दो-चैनल, या बेहतर अभी तक, चार-चैनल मोड चालू करने के बाद, समय के साथ सहसंबद्ध इष्टतम आवृत्ति सेटिंग्स का चयन करें। याद रखें, सबसे पहले, कोई भी आपको ओवरक्लॉकिंग की गारंटी नहीं देगा; आप एक मेमोरी को पूरी तरह से ओवरक्लॉक करने में सक्षम होंगे, लेकिन दूसरी मेमोरी को सफलतापूर्वक ओवरक्लॉक करने में सक्षम नहीं होंगे। लेकिन इस बात से डरो मत कि जब आप इसे ओवरक्लॉक करेंगे तो मेमोरी विफल हो सकती है: यदि यह बहुत अधिक हो गई है, तो यह शुरू ही नहीं होगी।

यदि ओवरक्लॉकिंग असफल हो तो क्या करें? आमतौर पर, मदरबोर्ड एक ऑटो-रीसेट फ़ंक्शन से लैस होते हैं, जिसका उपयोग आप तब कर सकते हैं जब कंप्यूटर ओवरक्लॉकिंग के बाद कई बार शुरू नहीं होता है। आप इसे क्लियर सीएमओएस जंपर (उर्फ जेबीएटी) का उपयोग करके मैन्युअल रूप से भी कर सकते हैं।

आवृत्ति को प्रयोगात्मक रूप से चुना जाता है, और आपूर्ति वोल्टेज और समय भी निर्धारित किया जाता है। बेशक, इस बात की कोई गारंटी नहीं है कि चयनित अनुपात अधिकतम XMP प्रोफ़ाइल से बेहतर होगा। अक्सर, अधिकतम आवृत्ति ओवरक्लॉकिंग के साथ, आपको समय बढ़ाना पड़ता है।

AIDA64 कैश और मेमोरी बेंचमार्क उपयोगिता का उपयोग करके अपने परिणाम का परीक्षण करना सुनिश्चित करें। ओवरक्लॉकिंग से गति में गिरावट आ सकती है, जो लगभग बेकार हो सकती है। आमतौर पर, कम-आवृत्ति संस्करणों में उच्च-स्तरीय संस्करणों की तुलना में अधिक क्षमता होती है।

मेमोरी स्थापित करना और इसे ओवरक्लॉक करना सरल प्रक्रियाएं हैं, खासकर जब रैम तैयार एक्सएमपी प्रोफाइल का समर्थन करता है। याद रखें कि ओवरक्लॉकिंग से ही नहीं, बल्कि दोहरे चैनल मोड से प्रदर्शन को बढ़ावा देने के लिए किट के रूप में अपने कंप्यूटर के लिए रैम खरीदना अधिक व्यावहारिक है। बड़े आकार के प्रोसेसर कूलर का उपयोग करते समय असंगति से बचने के लिए हम आपके कंप्यूटर के लिए कम-प्रोफ़ाइल रैम खरीदने की सलाह देते हैं। युक्तियों का पालन करें, फिर आप रैम को अधिकतम गति तक ओवरक्लॉक कर सकते हैं।

कंप्यूटर को ओवरक्लॉक करते समय, हम प्रोसेसर और वीडियो कार्ड जैसे घटकों पर अधिक ध्यान देते हैं, और कभी-कभी हम मेमोरी को अनदेखा कर देते हैं, जो समान रूप से महत्वपूर्ण घटक है। लेकिन मेमोरी सबसिस्टम को फाइन-ट्यून करने से 3डी संपादकों में दृश्य रेंडरिंग की गति और बढ़ सकती है, होम वीडियो संग्रह को संपीड़ित करने के लिए आवश्यक समय कम हो सकता है, या अपने पसंदीदा गेम में प्रति सेकंड कुछ फ्रेम जोड़ सकते हैं। लेकिन भले ही आप ओवरक्लॉक न करें, अतिरिक्त प्रदर्शन कभी भी बुरी बात नहीं है, खासकर जब सही दृष्टिकोण के साथ जोखिम न्यूनतम होता है।

वे दिन गए जब BIOS सेटअप में मेमोरी सबसिस्टम सेटिंग्स तक पहुंच लोगों की नजरों से बंद थी। अब उनमें से इतने सारे हैं कि एक प्रशिक्षित उपयोगकर्ता भी ऐसी विविधता से भ्रमित हो सकता है, एक साधारण "उपयोगकर्ता" का तो जिक्र ही नहीं। हम बुनियादी समय की सबसे सरल सेटिंग्स और, यदि आवश्यक हो, तो कुछ अन्य मापदंडों के माध्यम से सिस्टम के प्रदर्शन को बेहतर बनाने के लिए आवश्यक कार्यों को यथासंभव समझाने का प्रयास करेंगे। इस सामग्री में हम उसी कंपनी के चिपसेट पर आधारित DDR2 मेमोरी के साथ इंटेल प्लेटफ़ॉर्म को देखेंगे, और मुख्य लक्ष्य यह दिखाना होगा कि प्रदर्शन कितना बढ़ेगा, लेकिन वास्तव में इसे कैसे बढ़ाने की आवश्यकता है। वैकल्पिक समाधानों के लिए, हमारी सिफारिशें DDR2 मेमोरी के लिए लगभग पूरी तरह से लागू होती हैं, और नियमित DDR (कम आवृत्तियों और देरी, और उच्च वोल्टेज) के लिए कुछ आरक्षण हैं, लेकिन सामान्य तौर पर सेटिंग के सिद्धांत समान हैं।

जैसा कि आप जानते हैं, देरी जितनी कम होगी, मेमोरी विलंबता उतनी ही कम होगी और, तदनुसार, ऑपरेटिंग गति उतनी ही अधिक होगी। लेकिन आपको तुरंत और बिना सोचे-समझे BIOS में मेमोरी सेटिंग्स को कम नहीं करना चाहिए, क्योंकि इससे पूरी तरह से विपरीत परिणाम हो सकते हैं, और आपको या तो सभी सेटिंग्स को उनकी मूल सेटिंग्स में वापस करना होगा या क्लियर CMOS का उपयोग करना होगा। सब कुछ धीरे-धीरे किया जाना चाहिए - प्रत्येक पैरामीटर को बदलना, कंप्यूटर को पुनरारंभ करना और सिस्टम की गति और स्थिरता का परीक्षण करना, और इसी तरह हर बार जब तक स्थिर और उत्पादक प्रदर्शन प्राप्त नहीं हो जाता।

फिलहाल, मेमोरी का सबसे वर्तमान प्रकार DDR2-800 है, लेकिन यह हाल ही में सामने आया है और केवल गति प्राप्त कर रहा है। अगला प्रकार (या बल्कि, पिछला वाला), DDR2-667, सबसे आम में से एक है, और DDR2-533 पहले से ही दृश्य से फीका पड़ने लगा है, हालांकि यह पर्याप्त मात्रा में बाजार में मौजूद है। DDR2-400 मेमोरी पर विचार करने का कोई मतलब नहीं है, क्योंकि यह व्यावहारिक रूप से उपयोग से गायब हो गई है। प्रत्येक प्रकार के मेमोरी मॉड्यूल में समय का एक निश्चित सेट होता है, और मौजूदा विभिन्न प्रकार के उपकरणों के साथ अधिक अनुकूलता के लिए, उन्हें थोड़ा अधिक अनुमानित किया जाता है। इस प्रकार, DDR2-533 मॉड्यूल के SPD में, निर्माता आमतौर पर 4-4-4-12 (CL-RCD-RP-RAS), DDR2-667 में - 5-5-5-15 और DDR2- में समय विलंब का संकेत देते हैं। 800 - 5- 5-5-18, 1.8-1.85 वी के मानक आपूर्ति वोल्टेज के साथ। लेकिन सिस्टम प्रदर्शन को बढ़ाने के लिए उन्हें कम होने से कुछ भी नहीं रोकता है, और बशर्ते कि वोल्टेज केवल 2-2.1 वी तक बढ़ाया जाए (जो मेमोरी के लिए है) मानदंडों के भीतर होगा, लेकिन शीतलन अभी भी नुकसान नहीं पहुंचाएगा) और भी अधिक आक्रामक देरी निर्धारित करना काफी संभव है।

हमने अपने प्रयोगों के लिए परीक्षण मंच के रूप में निम्नलिखित कॉन्फ़िगरेशन को चुना:

• मदरबोर्ड: ASUS P5B-E (इंटेल P965, BIOS 1202)
• प्रोसेसर: इंटेल कोर 2 एक्सट्रीम X6800 (2.93 GHz, 4 MB कैश, FSB1066, LGA775)
• शीतलन प्रणाली: थर्माल्टेक बिग टाइफून
• वीडियो कार्ड: ASUS EN7800GT Dual (2xGeForce 7800GT, लेकिन वीडियो कार्ड का केवल "आधा" उपयोग किया गया था)
• एचडीडी: सैमसंग HD120IJ (120 जीबी, 7200 आरपीएम, SATAII)
• ड्राइव: सैमसंग TS-H552 (डीवीडी+/-आरडब्ल्यू)
• बिजली की आपूर्ति: ज़ाल्मन ZM600-HP

हाइनिक्स (1GB 2Rx8 PC2-6400U-555-12) द्वारा निर्मित दो 1 जीबी DDR2-800 मॉड्यूल का उपयोग रैम के रूप में किया गया था, जिससे विभिन्न मेमोरी ऑपरेटिंग मोड और टाइमिंग संयोजनों के साथ परीक्षणों की संख्या का विस्तार करना संभव हो गया।

यहां आवश्यक सॉफ़्टवेयर की एक सूची दी गई है जो आपको सिस्टम की स्थिरता की जांच करने और मेमोरी सेटिंग्स के परिणामों को रिकॉर्ड करने की अनुमति देती है। मेमोरी के स्थिर संचालन की जांच करने के लिए, आप परीक्षण कार्यक्रमों का उपयोग कर सकते हैं जैसे टेस्टमेम, टेस्टमेम+, एसएंडएम, प्राइम95, फ़्लाई इन पर समय निर्धारित करने के लिए एक उपयोगिता के रूप में विंडोज़ वातावरणइसपर लागू होता है मेमसेट (इंटेल और एएमडी प्लेटफॉर्म के लिए) और ए64इन्फो (केवल एएमडी के लिए). स्मृति प्रयोगों का औचित्य निर्धारित करना एक संग्रहकर्ता द्वारा किया जा सकता है विनरार 3.70बी(एक अंतर्निहित बेंचमार्क है), प्रोग्राम सुपरपीआई, पाई के मान की गणना, परीक्षण पैकेज एवेरेस्ट(एक अंतर्निहित बेंचमार्क भी है), सिसॉफ्ट सैंड्रावगैरह।

मुख्य सेटिंग्स BIOS सेटअप में की जाती हैं। ऐसा करने के लिए, सिस्टम स्टार्टअप के दौरान कुंजी दबाएँ डेल, एफ2या कोई अन्य, बोर्ड निर्माता पर निर्भर करता है। इसके बाद, हम मेमोरी सेटिंग्स के लिए जिम्मेदार मेनू आइटम की तलाश करते हैं: समय और ऑपरेटिंग मोड। हमारे मामले में, आवश्यक सेटिंग्स मौजूद थीं उन्नत/चिपसेट सेटिंग/नॉर्थ ब्रिज कॉन्फ़िगरेशन(समय) और उन्नत/कॉन्फ़िगर सिस्टम फ़्रीक्वेंसी(ऑपरेटिंग मोड या, अधिक सरलता से, मेमोरी फ़्रीक्वेंसी)। अन्य बोर्डों के BIOS में, मेमोरी सेटिंग्स "उन्नत चिपसेट सुविधाएँ" (बायोस्टार), "उन्नत/मेमोरी कॉन्फ़िगरेशन" (इंटेल), "सॉफ्ट मेनू + उन्नत चिपसेट सुविधाएँ" (एबिट), "उन्नत चिपसेट सुविधाएँ/DRAM" में स्थित हो सकती हैं। कॉन्फ़िगरेशन" (ईपीओएक्स), "ओवरक्लॉकिंग फीचर्स/डीआरएएम कॉन्फ़िगरेशन" (नीलम), "एमबी इंटेलिजेंट ट्वीकर" (गीगाबाइट, सेटिंग्स को सक्रिय करने के लिए आपको मुख्य BIOS विंडो में क्लिक करना होगा Ctrl+F1) वगैरह। आपूर्ति वोल्टेज को आमतौर पर ओवरक्लॉकिंग के लिए जिम्मेदार मेनू आइटम में बदल दिया जाता है और इसे "मेमोरी वोल्टेज", "डीडीआर2 ओवरवोल्टेज कंट्रोल", "डीआईएमएम वोल्टेज", "डीआरएएम वोल्टेज", "वीडीआईएमएम" आदि के रूप में नामित किया जाता है। भी विभिन्न बोर्डएक ही निर्माता की सेटिंग्स नाम और स्थान और मात्रा दोनों में भिन्न हो सकती हैं, इसलिए प्रत्येक व्यक्तिगत मामले में आपको निर्देशों का संदर्भ लेना होगा।

यदि मॉड्यूल की ऑपरेटिंग आवृत्ति (बोर्ड की क्षमताओं और समर्थन के अधीन) को उसके नाममात्र मूल्य से ऊपर बढ़ाने की कोई इच्छा नहीं है, तो आप खुद को देरी को कम करने तक सीमित कर सकते हैं। यदि हां, तो संभवतः आपको मेमोरी के आधार पर, आपूर्ति वोल्टेज को बढ़ाने के साथ-साथ समय को कम करने का सहारा लेना होगा। सेटिंग्स बदलने के लिए, बस आवश्यक वस्तुओं को "ऑटो" मोड से "मैनुअल" में स्थानांतरित करें। हम मुख्य समयों में रुचि रखते हैं, जो आमतौर पर एक साथ पाए जाते हैं और इन्हें इस प्रकार कहा जाता है: CAS# विलंबता समय (CAS, CL, Tcl, tCL), RAS# से CAS# विलंब (RCD, Trcd, tRCD), RAS# प्रीचार्ज (पंक्ति प्रीचार्ज समय, आरपी, टीआरपी, टीआरपी) और आरएएस# प्रीचार्ज के लिए सक्रिय करें (आरएएस, न्यूनतम आरएएस# सक्रिय समय, चक्र समय, ट्रैस, टीआरएएस)। एक अन्य पैरामीटर भी है - कमांड रेट (मेमोरी टाइमिंग, 1T/2T मेमोरी टाइमिंग, CMD-ADDR टाइमिंग मोड) 1T या 2T मान लेता है (AMD RD600 चिपसेट में एक और मान दिखाई देता है - 3T) और AMD प्लेटफ़ॉर्म पर मौजूद है या एनवीडिया चिपसेट में (इंटेल लॉजिक में यह 2T पर लॉक है)। जब यह पैरामीटर एक तक कम हो जाता है, तो मेमोरी सबसिस्टम का प्रदर्शन बढ़ जाता है, लेकिन इसकी अधिकतम संभव आवृत्ति कम हो जाती है। कुछ मदरबोर्ड पर मुख्य समय बदलने का प्रयास करते समय, आपको "नुकसान" का सामना करना पड़ सकता है - अक्षम करना स्वचालित सेटअप, हम इस प्रकार सबटाइमिंग के मूल्यों को रीसेट करते हैं (अतिरिक्त समय जो मेमोरी की आवृत्ति और प्रदर्शन दोनों को प्रभावित करते हैं, लेकिन मुख्य के रूप में महत्वपूर्ण रूप से नहीं), उदाहरण के लिए, हमारे परीक्षण बोर्ड पर। इस मामले में, आपको मेमसेट प्रोग्राम (अधिमानतः) का उपयोग करना होगा नवीनतम संस्करण) और BIOS में समान सेट करने के लिए प्रत्येक मेमोरी ऑपरेटिंग मोड के लिए सबटाइमिंग मान (सबटाइमिंग) देखें।

यदि देरी के नाम मेल नहीं खाते हैं, तो "वैज्ञानिक पोकिंग विधि" यहां अच्छी तरह से काम करती है। थोड़ा बदल रहा है अतिरिक्त सेटिंग्स BIOS सेटअप में, हम प्रोग्राम से जाँचते हैं कि क्या, कहाँ और कैसे बदल गया है।

अब, 533 मेगाहर्ट्ज की आवृत्ति पर संचालित होने वाली मेमोरी के लिए, आप मानक विलंब 4-4-4-12 (या किसी अन्य विकल्प) के बजाय 3-3-3-9 या 3-3-3-8 सेट करने का प्रयास कर सकते हैं ). यदि सिस्टम इन सेटिंग्स के साथ शुरू नहीं होता है, तो हम मेमोरी मॉड्यूल पर वोल्टेज को 1.9-2.1 V तक बढ़ा देते हैं। इससे अधिक की अनुशंसा नहीं की जाती है, यहां तक ​​कि 2.1 V पर भी अतिरिक्त मेमोरी कूलिंग का उपयोग करने की सलाह दी जाती है (सबसे सरल विकल्प वायु प्रवाह को निर्देशित करना है) एक पारंपरिक कूलर से लेकर उन्हें)। लेकिन पहले आपको मानक सेटिंग्स के साथ परीक्षण चलाने की ज़रूरत है, उदाहरण के लिए बहुत समय-संवेदनशील WinRAR संग्रहकर्ता (टूल्स/बेंचमार्क और हार्डवेयर परीक्षण) में। पैरामीटर बदलने के बाद, हम दोबारा जांच करते हैं और, यदि परिणाम संतोषजनक है, तो इसे वैसे ही छोड़ दें। यदि नहीं, जैसा कि हमारे परीक्षण में हुआ, तो विंडोज़ वातावरण में मेमसेट उपयोगिता का उपयोग करके (यह ऑपरेशन या तो सिस्टम को फ्रीज कर सकता है, या इससे भी बदतर, इसकी पूर्ण निष्क्रियता का कारण बन सकता है) या BIOS सेटअप का उपयोग करके, RAS# को CAS तक एक बढ़ाएँ # देरी और दोबारा परीक्षण. बाद में, आप RAS# प्रीचार्ज पैरामीटर को एक से कम करने का प्रयास कर सकते हैं, जिससे प्रदर्शन थोड़ा बढ़ जाएगा।

हम DDR2-667 मेमोरी के लिए भी ऐसा ही करते हैं: मान 5-5-5-15 के बजाय हम 3-3-3-9 सेट करते हैं। परीक्षण करते समय, हमें RAS# को CAS# विलंब तक बढ़ाना पड़ा, अन्यथा प्रदर्शन मानक सेटिंग्स से अलग नहीं था।

DDR2-800 का उपयोग करने वाले सिस्टम के लिए, विशिष्ट मॉड्यूल के आधार पर विलंबता को 4-4-4-12 या यहां तक ​​कि 4-4-3-10 तक कम किया जा सकता है। किसी भी मामले में, समय का चयन पूरी तरह से व्यक्तिगत है, और विशिष्ट सिफारिशें देना काफी कठिन है, लेकिन दिए गए उदाहरण सिस्टम को ठीक करने में आपकी मदद कर सकते हैं। और आपूर्ति वोल्टेज के बारे में मत भूलना।

परिणामस्वरूप, हमने मेमोरी ऑपरेटिंग मोड और उनकी विलंबता के आठ अलग-अलग विकल्पों और संयोजनों के साथ परीक्षण किया, और परीक्षणों में एक ओवरक्लॉकर मेमोरी के परिणामों को भी शामिल किया - टीम एक्सट्रीम TXDD1024M1066HC4, 3- के समय के साथ 800 मेगाहर्ट्ज की प्रभावी आवृत्ति पर काम कर रहा है। 3-3-8. तो, 533 मेगाहर्ट्ज मोड के लिए समय 4-4-4-12, 3-4-3-8 और 3-4-2-8 के साथ तीन संयोजन थे, 667 मेगाहर्ट्ज के लिए केवल दो थे - 5-5-5 -15 और 3 -4-3-9, और 800 मेगाहर्ट्ज मोड के लिए, जैसा कि पहले मामले में, तीन - 5-5-5-18, 4-4-4-12 और 4-4-3-10। निम्नलिखित परीक्षण पैकेजों का उपयोग किया गया: सिंथेटिक पैकेज PCMark05 से मेमोरी सबटेस्ट, WinRAR 3.70b संग्रहकर्ता, Pi गणना कार्यक्रम - SuperPI और कयामत का खेल 3 (रिज़ॉल्यूशन 1024x768, उच्च ग्राफ़िक्स गुणवत्ता)। एवरेस्ट प्रोग्राम के अंतर्निहित बेंचमार्क का उपयोग करके मेमोरी विलंबता की जाँच की गई थी। सभी परीक्षण Windows XP Professional Edition SP2 में किए गए। आरेखों में प्रस्तुत परिणाम ऑपरेटिंग मोड के अनुसार व्यवस्थित किए गए हैं।

जैसा कि आप परिणामों से देख सकते हैं, कुछ परीक्षणों में अंतर महत्वहीन है, और कभी-कभी नगण्य भी। ऐसा इसलिए है क्योंकि कोर 2 डुओ प्रोसेसर की 1066 मेगाहर्ट्ज सिस्टम बस की सैद्धांतिक बैंडविड्थ 8.5 जीबी/सेकेंड है, जो दोहरे चैनल DDR2-533 मेमोरी की बैंडविड्थ से मेल खाती है। तेज़ मेमोरी का उपयोग करते समय, FSB सिस्टम प्रदर्शन में सीमित कारक बन जाता है। विलंबता को कम करने से प्रदर्शन में वृद्धि होती है, लेकिन स्मृति आवृत्ति में वृद्धि के समान उल्लेखनीय रूप से नहीं। जब के रूप में उपयोग किया जाता है परीक्षण बेंच एएमडी प्लेटफार्मकोई एक पूरी तरह से अलग तस्वीर देख सकता है, जिसे हम अगली बार यदि संभव हो तो करेंगे, लेकिन अभी के लिए हम अपने परीक्षणों पर लौटेंगे।

सिंथेटिक्स में, प्रत्येक मोड के लिए कम विलंबता के साथ प्रदर्शन में वृद्धि 533 मेगाहर्ट्ज के लिए 0.5%, 667 मेगाहर्ट्ज के लिए 2.3% और 800 मेगाहर्ट्ज के लिए 1% थी। DDR2-533 से DDR2-667 मेमोरी में जाने पर प्रदर्शन में उल्लेखनीय वृद्धि ध्यान देने योग्य है, लेकिन 667 से DDR2-800 में बदलने से गति में इतनी वृद्धि नहीं होती है। इसके अलावा, निचले स्तर पर और कम समय के साथ मेमोरी उच्च-आवृत्ति संस्करण के करीब आती है, लेकिन नाममात्र सेटिंग्स के साथ। और यह लगभग हर परीक्षण के लिए सत्य है। WinRAR संग्रहकर्ता के लिए, जो समय परिवर्तन के प्रति काफी संवेदनशील है, प्रदर्शन संकेतक थोड़ा बढ़ गया: DDR2-533 के लिए 3.3% और DDR2-667/800 के लिए 8.4%। पाई के आठ मिलियनवें अंक की गणना ने प्रतिशत के आधार पर विभिन्न संयोजनों को PCMark05 से बेहतर माना, हालांकि केवल थोड़ा सा। गेमिंग एप्लिकेशन 5-5-5-15 की टाइमिंग के साथ DDR2-677 का बहुत शौकीन नहीं है, और केवल बाद वाले को कम करने से धीमी मेमोरी को बायपास करना संभव हो गया (जैसा कि यह निकला, इससे कोई फर्क नहीं पड़ता कि टाइमिंग क्या है) दो फ़्रेमों द्वारा. DDR2-800 मेमोरी को सेट करने से दो और फ़्रेमों की वृद्धि हुई, और ओवरक्लॉकर संस्करण, जिसका अन्य परीक्षणों में अच्छा अंतर था, अपने कम महंगे एनालॉग से बहुत आगे नहीं बढ़ पाया। हालाँकि, प्रोसेसर और मेमोरी के अलावा, एक और लिंक है - वीडियो सबसिस्टम, जो संपूर्ण सिस्टम के प्रदर्शन के लिए अपना समायोजन स्वयं करता है। मेमोरी विलंबता परिणाम आश्चर्यजनक था, हालाँकि यदि आप ग्राफ़ को करीब से देखते हैं, तो यह स्पष्ट हो जाता है कि संकेतक वैसे क्यों हैं जैसे वे हैं। DDR2-533 4-4-4-12 मोड से बढ़ती आवृत्ति और घटते समय के साथ गिरने पर, DDR2-667 3-4-3-9 पर विलंबता में "डुबकी" होती है, और बाद वाला मोड व्यावहारिक रूप से अलग नहीं होता है आवृत्ति को छोड़कर पिछला वाला। और ऐसी कम विलंबता के लिए धन्यवाद, DDR2-667 आसानी से DDR2-800 से बेहतर प्रदर्शन करता है, जिसका मूल्य अधिक है, लेकिन DDR2-800 का थ्रूपुट इसे अभी भी वास्तविक अनुप्रयोगों में आगे बढ़ने की अनुमति देता है।

और अंत में, मैं यह कहना चाहूंगा कि समय की देरी को कम करने से प्रदर्शन में वृद्धि के छोटे प्रतिशत (~ 0.5-8.5) के बावजूद, प्रभाव अभी भी मौजूद है। और DDR2-533 से DDR2-800 पर स्विच करने पर भी, हमें औसतन 3-4% की वृद्धि मिलती है, और WinRAR में 20 से अधिक। तो इस तरह के "ट्यूनिंग" के अपने फायदे हैं और आपको गंभीर के बिना भी सिस्टम के प्रदर्शन को थोड़ा बढ़ाने की अनुमति मिलती है ओवरक्लॉकिंग